서울시립대 전전설3 13주차 결과 보고서 MOSFET 4
- 최초 등록일
- 2024.07.15
- 최종 저작일
- 2023.05
- 8페이지/ MS 워드
- 가격 3,000원
목차
1. 실험 과정 및 결과 보고서
1) Multi-stage CS-SF amplifier
2) Multi-stage CS-CS-SF amplifier
본문내용
I. Introduction :
본 실험에서는 MOSFET을 이용하여 설계한 single-stage amplifier 회로들을 조합하여 multi-stage amplifier 회로를 설계하여 회로의 특성을 확인해본다. 추가적으로 예비보고서에서 simulation 해본 모의실험과 본 실험의 결과를 비교해보며 동일한 결과가 나오는지 확인해본다.
II. Experiment Setup :
실험 1의 회로는 그림 1과 같이 구현하였으며, 사용된 소자의 값은 아래와 같다.
Resistor : 300 Ω, 500 Ω, 1 kΩ, 7.5 kΩ, 10 kΩ, 0.8 MΩ, 1 MΩ, 1 kΩ,
Capacitor : 1 uF, 47 uF
NMOS : 2N7000
B. 실험 과정 및 결과 보고서
1) Multi-stage CS-SF amplifier
a) 2N7000을 이용하여 예비 보고서의 2)-a) 항목의 multi-stage CS-SF amplifier 회로를 설계하세요.
b) vin과 vout의 파형을 각각 측정하고, 이를 통해 a) 회로의 voltage gain의 실험값을 도출한 다음, 예비보고서에서 도출된 이론값, 모의 실험값들과 비교하세요.
c) vsig의 주파수를 5 kHz를 기준으로 변화시켜가며 회로의 cutoff frequency fL, fH를 찾습니다. (여기서 fL < fH) 이를 기준으로 0.1 × fL와 10 × fH 사이에서 비교적 균등한 간격으로 설정된 (0.1 × fL와 10 × fH를 포함한) 12개의 주파수에서의 vout의 peak 값을 측정하고, 이를 바탕으로 CS-SF amplifier의 frequency response의 magnitude plot을 그래프로 나타내세요. 그리고 그 결과를 예비 보고서에서 도출된 그래프와 비교하세요.
2) Multi-stage CS-CS-SF amplifier
참고 자료
000, “13주차 예비 보고서”, 전자전기컴퓨터설계 실험 III, 2023.
Adel S. Sedra, Kenneth C. Smith, Tony Chan Carusone, Vincent Gaudet, Microelectronic Circuits (8th ed.), Oxford Series in Electrical & Computer Engineering, 2021.