CMOS와 CCD의 이해

소개글

종류와 원리, 차이, 구조등을 이해

목차

1. CMOS와 CCD
1.1 CMOS
1.2 CCD
1.3 CMOS와 CCD의 차이

본문내용

1.1.1정의
CMOS는 간단히 말하자면 nMOS와 pMOS를 동시에 이용하는 소자이다. 특히 논리회로에서 p채널과 n채널 쌍을 사용함으로써 DC전력소모를 매우 낮은 수준으로 감소시킬 수 있다.

1.1.2 구조
한 기판 위에 두 개의 트랜지스터를 형성하기 위해서는 기판과는 반대의 성질을 갖는 우물이라하는 불순물 영역이 필요하게 된다. n채널과 p채널을 고립시키기 위한 방법으로 n형 우물 공정 또는 p형 우물 공정기술을 일반적으로 사용한다. 매우 낮게 도핑된 n형 기판에 p채널 MOSFET이 제작되고 확산 p영역인 p형 우물에서 n채널 MOSFET이 제작된다. 대부분의 경우 p형 기판농도는 원하는 문턱 전압을 얻기 위하여 n형 기판농도보다 더 높게 한다. n형 우물 CMOS의 단면을 보면 p형 기판 위에 n형 우물층을 형성하여 pMOS를 구성하고 p형 기판에는 nMOS공정을 이용하여 nMOS를 구성한다. p형우물 CMOS의 단면을 보면 n형 기판에 p형 우물층을 형성하여 nMOS를 구성하고 n형 기판에는 pMOS를 구성하여 CMOS 소자를 제작한다.
n형 우물과 p형 우물을 형성하는 쌍우물(twin well) CMOS로 응용할 수도 있다. 이는 각 트랜지스터의 문턱 전압과 트랜스 컨덕턴스의 제어를 위하여 적절한 농도의 불순물이 주입된 p형 우물과 n형 우물을 같이 제작하여 CMOS 소자를 만드는 것이다. 이 공정기술은 공정과정이 복잡하나 nMOS 및 pMOS의 임계전압, 보디 바이어스 보디 바이어스 기판전압 VB0인 경우 문턱전압이 소스와 기판(보디) 사이의 역방향 전압에 의존하게 되는 현상. 이러한 변화는 MOS소자에 흐르는 전류의 양에 큰 영향을 미칠 수 있다.
효과 및 이득 등을 독립적으로 조절할 수 있으며 특히 pnpn구조인 SCR(Silicon Controlled Rectifier)이 구성되어 기생 npn과 pnp 트랜지스터의 작용으로 CMOS 소자의 전류 전압 특성에 악영향을 미치는 래치업 래치-업 현상 CMOS공정의 nMOS와 pMOS 트랜지스터를 만들 때 생기는 npnp(pnpn)층으로 인하여 기생 npn과 pnp 트랜지스터의 작용으로 전원 전압과 접지 사이에 전류 흐름의 경로가 형성되어 이 경로로 지속적인 큰 전류가 흘러 CMOS의 전류-전압 특성에 악영향을 미치는 현상
현상을 줄일 수 있는 장점을 가질 수 있다.

1.2 CCD
1.2.1 정의
1970년 Bell lab.에서 발표된 일종의 지연회로, 기억회로에 이용되는 집적회로이다. 반도체 의 표면에 설치한 다수의 절연 전극을 주체로 하며 전하결합 검출기, 전하전송 소자, 전하제어 소자라고도 한다.

참고 자료

없음