전자회로실험 결과보고서-다이오드 클램퍼
- 최초 등록일
- 2009.06.21
- 최종 저작일
- 2008.03
- 7페이지/
한컴오피스
- 가격 1,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
1. 실험목적
이 실험의 목적은 다이오드 클램퍼의 동작을 확인하는 것이다. 클램퍼는 입력신호에 어떤 크기의 직류전압을 더하는 것으로써 이 실험에서는 Positive clamper와 Negative clamper의 파형을 비교해 봄으로써 클램퍼의 동작을 확인해 보는 것이 이 실험의 목적이다.
4. 실험과정
실험 1. (그림 1참조)
1) 앞장에 있는 구성도와 같이 클래핑 회로를 결선하고 오실로스코프를 다음과 같이 조정한다.
채널 1과 2 : 2.0 V/division, 직류결합
시간배율 : 0.2 ms/division
브레드보드에 어떤 신호원도 연결하지 않은 채 오실로스코프의 표시창에 나타나는 두 개의 선을 수직눈금의 중간, 즉 0점의 위치에 일치시켜 놓는다.
2) 0점으로 일치시켜 놓은 후에 신호발생기를 브레드보드에 연결하고 신호발생기의 조절손잡이를 조절하여 주파수 1k㎐, 첨두간 전압은 5V가 되도록 하고 이 실험 마지막 부분에 데이터 기록을 위한 페이지에 입력파형과 출력파형을 (+)와 (-) 최대값을 표시하여 그려 넣는다.
3) 다음으로 다이오드의 장벽전위로 인한 클래핑 시 전압강하를 살펴보고 첨두간 입력전압 증가 시 어떤 현상이 일어나는 지 관찰하여본다.
실험 2. (그림 2참조)
1) 그림 2에 있는 회로결선도와 같이 다이오드와 캐패시터의 극성을 반대로 연결한 후 실험 1과 순서 2와 3을 반복하여 실행한다.
Discussion
마지막으로 추가해서 충전과 방전의 주기(시간)에 대해 살펴 보기로 하겠다. 우선 시정수의 정의부터 살펴보면 시정수란 입력의 변화에 따라 출력에 응답이 나타나는 데 걸리는 시간으로 정의할 수 있다. 우리가 살펴볼 의도대로 다시 말하면 충전과 방전이 될 때까지 걸리는 시간으로 다시 말할 수 있고, 공식으로는 시정수(ℸ)=R×C이고 충분한 시간을 얻기 위해 T=5×ℸ=5×R×C로 다시 쓸 수 있다. 이것이 충전과 방전이 되는데 걸리는 시간인 것이다.
우선 충전부터 살펴보면 입력신호의 음의 반주기에서 충전이 일어나며 이 때 구성되는 회로는 신호발생기, 다이오드, 캐패시터의 폐회로이고 여기서 R은 다이오드의 저항이다. 하지만
........
목차
1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및 장비
4. 실험과정
5. 데이터표
Data값에 대한 분석(결론)
Discussion
실험 5장에 대한 복습문제
본문내용
1. 실험목적
이 실험의 목적은 다이오드 클램퍼의 동작을 확인하는 것이다. 클램퍼는 입력신호에 어떤 크기의 직류전압을 더하는 것으로써 이 실험에서는 Positive clamper와 Negative clamper의 파형을 비교해 봄으로써 클램퍼의 동작을 확인해 보는 것이 이 실험의 목적이다.
4. 실험과정
실험 1. (그림 1참조)
1) 앞장에 있는 구성도와 같이 클래핑 회로를 결선하고 오실로스코프를 다음과 같이 조정한다.
채널 1과 2 : 2.0 V/division, 직류결합
시간배율 : 0.2 ms/division
브레드보드에 어떤 신호원도 연결하지 않은 채 오실로스코프의 표시창에 나타나는 두 개의 선을 수직눈금의 중간, 즉 0점의 위치에 일치시켜 놓는다.
2) 0점으로 일치시켜 놓은 후에 신호발생기를 브레드보드에 연결하고 신호발생기의 조절손잡이를 조절하여 주파수 1k㎐, 첨두간 전압은 5V가 되도록 하고 이 실험 마지막 부분에 데이터 기록을 위한 페이지에 입력파형과 출력파형을 (+)와 (-) 최대값을 표시하여 그려 넣는다.
3) 다음으로 다이오드의 장벽전위로 인한 클래핑 시 전압강하를 살펴보고 첨두간 입력전압 증가 시 어떤 현상이 일어나는 지 관찰하여본다.
실험 2. (그림 2참조)
1) 그림 2에 있는 회로결선도와 같이 다이오드와 캐패시터의 극성을 반대로 연결한 후 실험 1과 순서 2와 3을 반복하여 실행한다.
Data값에 대한 분석(결론)
이번 실험에서는 캐패시터와 다이오드, 그리고 부하저항을 사용하여 Clamper회로를 구성하여 Positive Clamper와 Negative Clamper의 특징과 동작원리를 살펴보는 것에 있었다.
우선 실험 1에 대해서 살펴보기로 하겠다. 실험 1에서는 그림 1과 같이 다이오드의 N-type이 캐패시터를 향하고 P-type이 접지에 연결되어 있는 조건에서 실험한 것이었다. 첨두간 입력전압(Vpk-pk)을 10Vpk-pk로 하여 1kHz의 주파수로 인가했을 때, 입력파형은 5Vpk값을 가진 정현파를 나타내었다
참고 자료
없음