VHDL-Pre lab - Error detection and correction (에러 검색 및 수정 코드)

소개글

VHDL-Pre lab - Error detection and correction (에러 검색 및 수정 코드)

에러검색및 수정 코드입니다 A+ 받은 리포트이기때문에 안심하고 받아가세요^^

목차

1. 실험 목적

2. 실험 이론 지식

3. Hamming code decoder 의 VHDL 코드 작성
-describe its input output signals (Input: 7 bits /Output: 4 bits )
-describe its functional behaviors
( 먼저 3 bit의 syndrome계산, 그 다음 Syndrome 을 보고 어떤 bit 를 flip 할지 결정한다. )
-make VHDL codes
-make a input/output pin assignment
-Do a simulation


4. 실험시 주의 사항

본문내용

1. 실험 목적
이번 실험은 오류검출과 정정에 사용되는 Parity bit 와 Hamming code 에 대해서 이해하고, Hamming code decoder 를 설계하고 시뮬레이션 한다.


2. 실험이론지식 – Parity bit & Hamming code

2-1> 패리티 비트(Parity Bit)
전송과정에서 생긴 자료상의 잘못을 찾아내기 위한 자료에 덧붙여진 비트.짝수 패리티와 홀수 패리티가 있는데 각각 패리티로 하여금 전체 자료 중의 1의 개수를 짝수/홀수로 만는다. 짝수 패리티의 경우를 예를 들면, 10010000이라는 7비트의 자료가 있다고 하자. 그러면 이미 1개의 개수가 둘로 짝수이기 때문에 패리티 비트에는 0이 들어간다. 또한 자료가 1011110으로 1의 개수가 다섯이라면 패리티 비트에 1을 넣어 전체 자료중의 1의 개수를 홀수 개로 만들어 준다는 것을 제외하고는 동일하다. 그러나 동시에 두개의 비트에 잘못이 있으면 그 잘못을 찾지 못하는 식으로 약 95% 정도의 낮은 오류 검출률로 거의 쓰이지 않는다. 특히 우리나라에서는 한글을 쓰기 위해 전체 1바이트 중에서 7비트만 쓰는 것이 아니라 8비트를 다 쓰기 때문에 거의 쓰이지 않고 있다.
네트워크나 하드웨어에서 자동적으로 에러가 검출되게 하는 방법이다. odd parity(홀수)와 even parity(짝수) 가 있다. 보통 7개의 bit 뒤에 하나의 parity bit을 추가하여 에러를 검출하는 방법을 사용한다.
그림처럼 짝수 패리티 비트의 예시를 보면 이해하기 쉽다. 패리티 비트를 응용한 여러가지 에러 검출 함수가 존재한다.

참고 자료

ISE를 이용한 VHDL 및 FPGA 실습 , 홍릉과학출판사, 김재철
개념 참고site http://ko.wikipedia.org/wiki/%ED%95%B4%EB%B0%8D_%EB%B6%80%ED%98%B8