전가산기와 전감산기

*민*

개인 판매자스토어

최초 등록일: 2009.07.11
최종 저작일: 2006.12; 7페이지/ 한컴오피스; 가격 2,500원

다운로드

장바구니

EasyAI가 새로운 문서 초안을 작성해 드립니다.
EasyAI란? 해피캠퍼스의 자료를 바탕으로 새로운 초안을 작성해주는 AI 서비스입니다.

지금 경험해 보기

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

소개글

1) 실험 목적
2) 준비 사항
3) 관련 이론
(1) 전가산기
(2) 전감산기
4) 실험 방법
1. 전가산기에 의한 합과 전감산기에 의한 차
2. 전가산기에서 자리올림 Co
3. 반가산기로 구성한 전가산기
4. 2-비트 병렬 2진 가산기

본문내용

1) 실험 목적
전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 회로 구성 방법을 학습한다.

2) 준비 사항
ⓛ CRO - 1대
② 전원 (+5V, 50mA) - 1대
③ 스위치 판 (5스위치X2) - 1대
④ IC : 7400, 7402, 7404, 7410, 7483, 7486 - 각 1개
⑤ 저항 : 680{Ω} - 5개
⑥ LED - 5개

3) 관련 이론
1. 전가산기
전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며, 3개의 입력과 2개의 출력으로 구성된다. x와 y로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며, z로 표시된 세 번째 입력변수는 바로 이전 위치로부터의 캐리이다. 3개의 비트를 더할 때 합은 0부터 3까지 나올 수 있고, 2와 3을 2진수로 표시하는데 2개의 출력이 필요하다. 2개의 출력 중 합에 대해서는 S, 캐리에 대해서는 C라는 기호로 표시한다. 비트의 합을 계산하여 앞의 디지트는 출력캐리 C가 되며, 뒤의 디지트가 S로 표시된다. 전가산기의 진리표는 다음과 같다.

참고 자료

없음

이 자료와 함께 구매한 자료

전가산기와 전감산기 4페이지
감산기 결과보고서 17페이지
4bit Full Adder (4비트 전가산기 구현) Verilog Design 6페이지
디지털공학(논리회로)-7세그먼트 설계 8페이지
반가산기 및 전가산기 6페이지

주의사항

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

[논리회로실험] 실험3. 가산기&감산기 결과보고서 5페이지

Bi전감산기 회로의 구성은 전가산기와 마찬가지로 반감산기 두 개를 사용하고 ... 전가산기, 반감산기와 전감산기에 대해 학습하여 실험을 통해 예상 값과 비교해보았다.실험 ... 전감산기는 반가산기와는 다르게 빌려준 1을 고려하여 뺄셈을 수행하기 때문에
디시설 - 전가산기, 전감산기 설계 9페이지

결과 보고서( 전가산기, 전감산기 설계 )제목전가산기, 전감산기 설계실습 ... 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 ... 전가산기, 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에
가산기, 감산기 설계 16페이지

실험 제목① 반가산기② 반감산기③ 전가산기④ 전감산기2. ... 전가산기(FA)를 만들 수 있고 감산기는 뺄셈 회로이고 반감산기(HS) ... 실험 목적가산기, 감산기의 원리를 이해하고, 가산기, 감산기 회로를 설계하여
예비보고서(7 가산기) 9페이지

반가산기와 마찬가지로 두 개의 입력에 대한 감산기이며 전감산기는 전가산기와 ... 또 반가산기와 전가산기의 관계를 그대로 응용하여 그림 5(a)의 반감산기로부터 ... 직렬 가산기와 비교할 때 기본구성요소가 전감산기로 바뀐 것을 제외하고는
아주대 논리회로실험 실험3 가산기 & 감산기 예비보고서 8페이지

반가산기 실험2. 전가산기실험3. 반감산기 실험4. 전감산기5. ... - 전감산기는 반감산기에 존재하던 입력 A, B이외에 추가적인 입력B _{ ... 전감산기에서 A, B,B _{"in"}의 차를 D(Difference)라
multiplexer 가산-감산 예비보고서(고찰포함)A+ 6페이지

전가산기를 구성을 위해 전가산기와 전감산기 의 개념도 전 실험을 보고 참고하여 ... 예비보고서Multiplexer 가산 – 감산실험 목적전가산기 구성을 위해 ... 적절한 접속은전감산기74LS153 multiplexer로 전감산기를 구현하기
전가산기와 반가산기 ppt 16페이지

실험회로 구성 1bit 전가산기 1bit 전감산기배타적 OR 게이트 입력이 ... n bit 계산 만들기 전감산기 2. ... 기본개념 배타적 or 게이트 반가산기와 전가산기 전가산기를 병렬로 연결해
결과보고서(7 가산기) 5페이지

반감삼기는 반가산기와 마찬가지로 두 개의 입력에 대한 감산기이다. ... 전가산기와 반가산기의 기본적인 차이는 전가산기의 경우 캐리 입력이 있다는 ... 2(c) 반감산기회 로 도결 과 값입 력(c) 반감산기BADBR0000011010111100회로
9주차 예비 - Multiplexer 6페이지

기초회로실험1전자공학부9주차실험제목 : Multiplexer실험목적 : (1) 전가산기 ... (Full adder) : 74LS153은 전가산기를 구성하는데 사용할 수 ... 사용하고, 다른 하나는 자리올림수를 발생시키는데 사용 할 수 있다.(5) 전감산기
전가산기와 전감산기 5페이지

실험 목적1) 전가산과 전감산의 산술연산을 수행하는 전가산기와 전감산기의 ... < 그림 4 > 전가산기의 진리표3) 전감산기- 앞에서 살펴본 반가산기, ... < 그림 6 > 반감산기의 진리표전감산기도 전가산기와 마찬가지로 반감산기를
전가산기와 전감산기 결과 4페이지

(결과) 실험 8·10. 5. 4(일)전가산기와 전감산기정보통신전자공학부20060688 ... 회로 8-4의 전 가산기를 이용하여 4-bits 전 감산기를 구현하여 회로도와 ... (Hint) 감산의 2의 보수를 한 값과의 가산이다.회로 8-4의 전 가산기를
Full adder VHDL 실습보고서(전가산기) 11페이지

목적(Purpose)이번실습에서는 4 bit Full adder(4비트 전가산기 ... 배경이론(Background)1)Full adder (전가산기)1비트의 2진수를 ... ci(x⊕y) +xy 로 구성된다. 4bit Full Adder(4비트 전가산기
VHDL-1-가산기,감산기 34페이지

것을 알 수 있다.실습제목: 전가산기1. ... 같다.입력출력XYMSC00000001000101001111100101011011001111002.1 소스코드 설명(Schematic)XOR 게이트를 전가산기에 ... Y=1, Cin=1S=1, Co=1이후는 이것이 반복된다.실습제목: 반감산기1
전가산기와 전감산기.hwp 6페이지

전가산기와 전감산기5. 실험 고찰1. ... 회로 8-4의 전 가산기를 이용하여 4-bits 전 감산기를 구현하여 회로도와 ... 전가산기의 진리표에 대해 실험 1, 2, 3의 전가산기 실험값을 비교하시오
전가산기와 전감산기 실험8.hwp 10페이지

전가산기와 전감산기1. ... 기본 이론전가산기와 전감산기는 3비트를 더하거나 뺄 수 있는 논리 블록이다 ... 전가산기의 합과 전감산기의 차X + Y + Ci 의 합 : SX - Y -
A+ / 디지털시스템설계 가/감산기 실험보고서 8페이지

확인해 보고 이해한다.② 프로그래머블 전 가/감산기를 설계하고 실험을 통해 ... 프로그래머블 전 가/감산기제어입력신호입력출력CtCin/BinABCout/BoutS ... , C0=1 감산기) C0에 따른 가산기 감산기로 분류된 출력값을 확인할