FPGA 상에 구현하는 H.264/AVC 비디오 코딩 표준

소개글

FPGA 상에 구현하는 H.264/AVC 비디오 코딩 표준에 대한 여러가지 특성 및
해결과제에 대한 해결방안

목차

1. FPGA 상에 구현하는 H.264/AVC 비디오 코딩 표준
2. 향상된 예측 방법
3. 통합 위한 해결과제
4. 자료출처

본문내용

H.264/AVC는 기존의 표준들에 비해 향상된 코딩 효율을 약속하고 있음에도 불구하고 여전히 엔지니어링 상의 해결 과제들을 안고 있다.
이 표준은 H.261이 선보인 이래 비디오 코딩 표준의 발전에 있어서 가장 큰 변화와 알고리즘적 불연속성을 가져오게 될 것으로 전망된다.
실시간 H.264/AVC 인코딩 솔루션을 달성하기 위해 다수의 FPGA와 프로그래머블 DSP가 종종 사용되고 있다. 필요한 연산의 복잡성이 어느 정도인지 설명하기 위해 JVT(Joint Video Team)가 제공하는 소프트웨어 모델을 기반으로 하는 H.264/AVC 인코더의 전형적인 런타임 사이클 요건들에 대해 살펴보자.
펜티엄 III 1GHz CPU 상에서 512메가바이트의 메모리로 동작하는 Intel Vtune 소프트웨어를 사용하여 메인 프로파일 인코딩 솔루션으로 H.264/AVC SD를 달성하기 위해서는 초당 1조 6,000억회 정도의 연산이 필요하게 된다.
그러나 연산의 복잡성만으로는 기능 모듈을 하드웨어에 매핑 해야 할지 혹은 소프트웨어 상태로 놔둬야 할지 결정할 수 없다.
소프트웨어 및 하드웨어 분할의 실행 가능성을 평가하기 위해서는 전반적인 설계 결정에 영향을 미치는 여러 가지 아키텍처 문제들을 살펴봐야 한다.
●데이터의 지엽성 - 동기식 디자인에서 메모리를 특정 순서 및 입자성을 가지고 액세스하면서 지연으로 인한 클럭 사이클 수, 버스 경합, 정렬, DMA 전송 속도 및 사용 메모리의 유형을 최소화할 수 있는 능력은 매우 중요하다. 데이터의 지엽성 문제는 주로 데이터 유닛과 산술 유닛(혹은 프로세싱 엔진) 간의 물리적 인터페이스에 의해 정해진다.

참고 자료

[1] H.264/AVC 비디오, March 1-15, 2007, 전자 엔지니어,(www.eetkorea.com)
[2] H.264/AVC를 위한 초기 QP 결정 알고리즘, 2007 한국컴퓨터종합학술대회 논문집 Vol. 34, No. 1,권순영, 이상헌, 이동하), 대구경북과학기술연구원