디지털 논리 실험, 멀티플렉서와 디멀티플렉서, 인코더, 디코더 예비 보고서

소개글

디지털 논리 실험, 멀티플렉서와 디멀티플렉서, 인코더, 디코더 예비 보고서

목차

Ⅰ. 실험목표
Ⅱ. 기본이론
Ⅲ. Verilog HDL Code
Ⅳ. 예비보고사항

본문내용

Ⅰ. 실험목표
1) 멀티플렉서와 디멀티 플렉서의 구조와 동작 원리를 이해한다.
2) 멀티플렉서와 디멀티 플렉서의 구조의 차이점을 이해하고 이를 응용한다.
3) 인코더와 디코더의 구조와 동작 원리를 이해한다.
4) 인코더와 디코더의 차이점을 이해하고 이를 응용한다.

Ⅱ. 기본이론
1) 멀티플렉서(MUX : multiplexer)는 복수개의 입력선으로 부터 필요한 데이터를 선택하여 하나의 출력선으로 내보내는 회로이다. 그림 1.(a)에 4-to-1 멀티플렉서 회로를 나타내었다. 이 멀티플렉서는 4개의 입력을 가지므로 선택선은 2개가 되어야 그 비트 조합으로 출력을 결정할 수 있다. 선택선을 각각의 AND 게이트의 입력으로 두어서 선택선의 비트 조합으로 각각의 AND 게이트를 선택하기도하고 그렇지 않게도 한다.
그림의 진리표에서 입력 s1, s0는 선택신호로, s1s0=00일 경우 입력 I0의 값이 출력 Y로 나가며, s1s0=01일 경우에는 입력 I1의 값이, s1s0=10일 경우에는 입력 I2의 값이, s1s0=11일 경우에는 입력 I3의 값이 출력 Y로 나가게 됨을 나타낸다. 즉, OR 게이트는 하나를 선택하여 입력선이 이진 정보를 출력선에 넘겨주기 때문에 데이터 선택기라고도 부른다

2) 디멀티플렉서(demultiplexer) : 멀티플렉서의 반대되는 기능(즉, 입력과 출력이 바뀐 기능)을 수행하는 회로로, 하나의 입력을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력중 하나로 내보내는 회로이다. 그림 2.(a)에 1-to-4 디멀티플렉서 회로를 나타내었다. 출력선이 4개이므로 선택선은 2개가 필요하며 입력을 4개의 출력선 중 하나에 그대로 출력하는 자치이므로 AND 게이트를 이용하여 구현할 수 있다

참고 자료

없음