캐시,캐쉬메모리구조및동작,설계방법,Path Balancing기술
- 최초 등록일
- 2009.10.06
- 최종 저작일
- 2007.05
- 12페이지/
한컴오피스
- 가격 2,000원
소개글
1. Cache정의 1
2. 캐시메모리의구조및동작 2
3. Cache의 사상 3
4. L1캐시와 L2캐시 5
5. Cache Memory 설계방법 6
6. Path Balancing 기술 9
7. DRAM종료와 특성 대조표 11
8. 참고문헌 11
목차
1. Cache정의 1
2. 캐시메모리의구조및동작 2
3. Cache의 사상 3
4. L1캐시와 L2캐시 5
5. Cache Memory 설계방법 6
6. Path Balancing 기술 9
7. DRAM종료와 특성 대조표 11
8. 참고문헌 11
본문내용
(1) 캐쉬의 크기
- 용량이 커질수록 적중률이 커지지만, 비용이 증가한다.
- 용량이 커질수록 주소 해독 및 정보 인출을 위한 주변 회로가 더 복잡해지기
때문에 액세스 시간이 다소 더 길어진다.
참고 자료
. 참고문헌
[1] 백과사전
[2] http://kingston.softbank.co.kr/
J. Gee, M.Hill, D. Pnevmatikatos, and A.Smith, "Cache Performance of the
SPEC92 Benchmark Suit," IEEE Micro, Vol.13(4), Aug.1993
[3] 고성능마이크로프로세서 캐쉬메모리의 구조 1999. 3 연세대학교 전기공학과
[4] http://www.iseebank.com/
[5] A. Agarwal and S. Pudar, "Column-Associative Caches: A Techinique for Reducing the Miss of Direct-Mapped Caches," Proc. of 20th Int`ISymp. on Computer Architecture, May 1993
[6] 최승교, Cache Momory의 성능 향상을 위한 방법연구: 三陟大學校. 1999
[7] http://samsungelectronics.com
