[전자회로실험]트랜지스터의 주파수 응답 특성 실험

소개글

[전자회로실험]트랜지스터의 주파수 응답 특성 실험

목차

1. 제목
2. 목적
3. 기본이론
4.. 실험방법 및 사용부품

본문내용

1. 제목
트랜지스터의 주파수 응답특성 실험
2. 목적
커패시터 결합 증폭기의 전압이득과 위상지연이 저주파 영역 및 고주파 영역에서 어떤
영향을 받는지 실험을 통해 알아본다
3. 기본이론
증폭기 주파수의 응답
가. 저주파수 응답
저주파에서는 증폭기 이득에 영향을 미치는 세 개의 고역통과 RC회로망이 존재한다.
이 세 개의 회로망의 이득에 대해 알아보고자 한다. 그리고 각 회로망의 임계주파수는
RC값에 의해 결정된다
(1) 입력 RC 회로망

C1 TRANSISTOR base
Vin

Vout Rin=R1∥R2∥Rin(base)
윗 회로는 위의 증폭기에 대해서 커패시터와 입력 임피던스로 구성된 RC회로망이다.
RC회로망의 입력.출력 관계

일반적으로 증폭기 응답의 임계점은 출력전압이 입력의 70.7%일 때 이다.
하한 임계주파수 fc는

윗식은 입력 소스의 저항을 고려한 경우다.
그리고 입력 RC회로망은 전압이득을 감소시킬뿐만 아니라 주파수가 감소함에 따라 증폭기의 위상차를 증폭시킨다. 낮은 주파수에서는 큰 값의 XC1 DL 위상차를 유발하고 RC회로망의 출력전압은 입력 전압보다 앞선다.

위상각은 이다.

참고 자료

없음