회로 설계

소개글

전자회로 시간에 배운 회로를 프로그램을 이용해 측정해봄

목차

없음

본문내용

1. Full bridge rectifier - Capacitor Filter - Load 회로도
(1) Filter용 Capacitor 설계과제
입력교류전압 Vsin의 peak값, 부하저항 RL값을 정하고 (입력교류전압 주파수=60Hz)
출력직류전압 평균치 Vdc = ? , ripple 성분 (peak-peak) = ?% 되기 위한 Capacitor 설계
Vp(sec) = 10V, Vp(rect) = 8.6V, Vdc = 8V, Vr(p-p) = 0.8V,
r = 10%, f = 60Hz, R = 1KΩ, C = 89.58uF,
<사용 공식>
r = , Vp(sec) - 1.4V = Vp(rect) , Vr(p-p) = ()Vp(rect)
실험에서 리플 %와 Vdc는 개인이 임의로 주어야 했습니다. 그래서 저는 리플 값과 Vdc 값을 10%와 8V로 주고 설계하였습니다. Vdc 값은 리플 계수와의 관계로 인해 Vr(p-p) 값보다 작아야 했습니다. 리플계수와 Vp(sec) 값은 계산의 편의상 10V와 10%로 하였고, 주파수와 저항 값은 60Hz와 1KΩ을 사용하였습니다. 이상 주어진 값들을 토대로 위의 식을 사용하여 커패시터 값을 구할 수 있었습니다. 계산한 결과

참고 자료

없음