CMOS CS Amp

소개글

Serdra 전자회로2 교재의 Common Source Amplifier를 설계한다

목차

1. 설 계 절 차
1) 설계 회로 선택
2) Devise 결정
2. 해 석 절 차
1) Bias 해석 ( Amp로 동작하는 구간 해석)
2) 소신호 해석 ( |Am| 과 WH 해석)
3. 설 계 수 정

본문내용

이번 설계에서 선택한 CS AMP 회로는 VA(0.859, 3.01), VB(0.912, 0.212) 의 구간에서 선형적인 모습을 볼 수 있다. 이 부분은 Fig1에서 A~B 구간 즉, 포화영역으로 동작하는 곳임을 알 수 있다.
이 구간을 다시 Fig2에서 확인을 해보면 선형적이면서 급경사인 구간으로 이뤄져 있다는 것을 볼 수 있다. 이 구간은 입력전압이 약간만 변해도 출력전압이 커지는 증폭을 하는 것을 알 수 있으므로 이 구간을 증폭기로 사용할 수 있다.
이제 과 이득 간의 관계에 대해 알아보자.
◆ 인 CS AMP
∴
∴
∴
로 대입을 하면
∴
의 관계에 있으므로 위의 식에 대입하면
∴
∴
∴대신호 전압 이득
◆ 인 CS AMP
∴
∴
∴
로 대입을 하면
∴
의 관계에 있으므로 위의 식에 대입하면
∴
∴
∴대신호 전압 이득
이로써 를 증가시키면 이득의 크기가 증가함을 볼 수 있다.
2) 소신호 해석 ( |Am| 과 WH 해석)
∴
개방 회로 시정수 방식을 이용하면
따라서
∴
fH
MidBand Gain(dB)
PSPICE Simulation
6.516MHz
33.19
계산값
7.816MHz
32.63
CS AMP의 3dB frequency(fH)를 시뮬레이션 상에서 구해보면 6.516MHz, |Am|은 33.19dB가 나왔다.
위의 수치는 일 때의 수치이다. 좀더 나은 Bandwidth와 Gain을 얻기 위해 를 조절해야 한다.
를 조절한 그래프는 아래 Fig.4 와 같다.
Fig4.를 살펴보면 가 커질수록 Bandwidth는 넓어져서 사용가능한 주파수 대역이 많아지지만 Gain은 줄어드는 결과를 볼 수 있다. 여기서 우리는 Bandwidth와 이득 중에 선택을 해야 한다. 사용가능한 주파수의 대역이 많을 것인가 아니면 전압 이득을 많이 취할 것인가 생각해 봐야 하는 데, 이번 설계에서는 그 둘의 적절한 값인 , 인 MOS를 선택해서 CS AMP를 구성하기로 하겠다

참고 자료

없음