16비트 CPU 설계

소개글

16비트 CPU 설계입니다.
수업때 레포트로 작성한것입니다.
시험대체 레포트였는데 학점은 A+ 나왔네요

목차

<16비트 CPU 설계의 전체적인 구성도>
<명령어 코드>
<타이밍과 제어>
<명령어 사이클>

본문내용

T0 타이밍의 하드웨어 동작
AR←PC
- 버퍼를 통해 PC를 버스에 연결
- AR의 LD=1로 하여 BUS의 값을 AR에 전송


T1 타이밍의 하드웨어 동작
IR ← M[AR], PC← PC+1
- 메모리 Read=1 (/WE=1, /OE=0, /CS=0: 메모리주소는 유효)
- IR의 LD=1로 하여 BUS의 값을 IR에 전송
- PC의 INR=1로 하여 PC의 값을 하나 증가시킨다.

T2 타이밍의 하드웨어 동작
- Decode IR(12~14), AR ← IR(0~11), I←IR(15)

T3 타이밍의 하드웨어 동작
- D`7 I T3 : [1___XXX] : indirect addressing: AR ← M[AR] ,
유효주소의 메모리를 읽어 오고 T4 클럭에서 연산을 실행한다,
SC는 1 증가된다.
- D`7 I` T3 : [0___XXX] : direct addressing: no operation ->
indirect addressing과 timing을 맞추기 위하여 쉰다.
- D7 I` T3 : [0111XXX] : 레지스터 참조 명령어 실행
- D7 I T3 : [1111XXX] : 입출력 명령어 실행

위의 그림이 명령어 사이클에 대한 간단한 흐름도를 나타낸다.
T0, T1, T2 까지는 모두 공통적인 동작을 한다. 이때 T2에서 디코딩 된 값이 D7일 경우에는 I의 값에 따라
레지스터와 입출력 레지스터에 관한 동작을 하며 /D7 일경우에는 I의 값에 따라서 인다이렉트, 다이렉트 모드로써
동작하게 된다. 그리고 명령어에 대한 동작을 마치면 모두 SC가 0으로 클리어 되며 다시 T0부터 동작하게 된다.

<레지스터 명령어>
레지스터 참조 명령어는 D7=1이고 I=0인 명령어로 IR(0~11)에 있는 나머지 12비트로 12가지 명령어를 나타낸다

참고 자료

없음