MOSFET 특성 및 증폭기 실험

소개글

MOSFET 특성 및 증폭기 실험 후 작성한 실험보고서 입니다.
성의있게 자세히 작성한 보고서라 도움이 될 것입니다.

목차

1.실험제목
2. 실험목적 및 배경이론
●실험목적
●실험방법
● 배경이론
1. 소스 접지 (common-source) 증폭기
2. 게이트 접지 (common-gate) 증폭기
3. 드레인 접지 (common-drain) 증폭기
3. 실험결과
1) n-채널 MOS 의 Vt 및 K 값 측정 실험
2) MOS 트랜지스터의 Id-VDS 특성실험
3)MOS 증폭기 실험

본문내용

MOSFET 특성 및 증폭기 실험
2. 실험목적 및 배경이론
●실험목적
1. MOS 트랜지스터의 Vt (문턱 전압) 값을 측정해 본다.
2. MOS 트랜지스터의 전류-전압 (I-V) 특성을 실험으로 관찰한다.
3. MOS 증폭기 회로의 증폭 이득을 실험으로 측정해본다.
●실험방법
1) n-채널 MOS의 Vt 및 K값 측정 실험
1. 그림 (5-7)을 구성하고, 공급 전원 전압가 DVM 값의 차이를 측정한다. 이것이 Vt 값이다.
2. DVM과 병렬로 1㏀의 저항을 달고, 전류와 전압을 측정하고 K값을 계산한다.
2) MOS 트랜지스터의 ID-VDS 특성 실험
1. CD4007의 핀 3,4,5번을 이용하여 그림 (5-8)의 회로를 구성한다.
2. R1을 조정하여 VGS값을 0-4V로 조절하고 VDS값을 0-5V사이로 증가하면서 ID값을 측정 하여 기록한다.
3) MOS 증폭기 실험
1. 그림 (5-4)의 회로를 구성하고, VDD=10V로 연결한다. 그리고 입력 신호에 1kHz 정현파 신 호 발생기를 연결한다. 또한 오실로스코프의 수직 입력 단자를 증폭기 출력단에 연결한다.
2. 출력 파형이 일그러짐 없는 최대 크기의 정편파가 되도록 입력 신호 발생기의 출력값을 조 정한다. 그리고 이때의 입력 및 출력 파형의 peak-to-peak 전압을 측정하여 표(5-2)에 기 록한다. 그리고 이때의 VGS, VDS, ID 값을 측정하여 기록한다. 그리고 측정된 값을 이용하 여 증폭 이득 값을 계산하여 기록한다.
3. 정현파 입력 신호의 크기를




2) MOS 증폭기 실험
1. 측정한 값을 바탕으로 계산된 증폭 이득값과, 수식에 의해 계산된 증폭 이득값을 비교하시오.
먼저, 출력파형이 일그러지지 않도록 최대크기를 만든 후 측정한 결과 입력파형이 0.1V 였는데 출력파형은 0.2V가 나와 증폭이득값은 Av=Vo/Vs=0.2/0.1=2 가 측정되었다. 수식에 의하여 계산 된 이득값의 수식은
Av=Vo/Vs=-gm(RL//Rd//ro)=-(2ID/Vov)*(10K//10K//6324)=-0.0008513*279=-1.62285V/V가 나온다. 부호‘-’는 위상이 180도롤 바뀌는 것을 의미하며 이 값은 실제로 측정된 값 2는 계산값인 1.62 보다 약 0.38 만큼 차이가 난다 두 번째 실험에서는 출력파형이 일그러지지 않도록 최소크기의 파형을 만든 후 측정한 결과 입력파형이 10mV일때 출력파형이 15mV가 나와 증폭이득값 Av=Vo/Vs=15/10=1.5 가 측정되었다. 수식에 의해 계산해 보면,
Av=Vo/Vs=-gm(RL//Rd//ro)=-(2ID/Vov)*(10K//10K//6324)=-0.000386666*2792=-1.08 이며 이 값의 ‘-’부호는 180도 위상 차이를 나타내는 것이고 실제 측정한 증폭이득값1.5와 0.07 정도 차이가 나는 것을 알 수 있다.
2. 드레인 접지 증폭기 형태로 회로를 구성한다면 증폭이득이 어떻게 될 것을 예상하는가? 드레인 접지 증폭기의 용도는 무엇인지

참고 자료

없음