간단한 자판기 설계

소개글

gate, flipflop 등을 이용하여 간단한 자판기 설계 실험입니다.
밀리 머신, 무어 머신의 특성을 이용하여 두가지 방법으로 다 구현하였습니다.
예비 조사 내용이 들어있고,
design 과정, design 회로도, 그리고 실험 결과 내용이 정밀하게 기록되어 있습니다.

리포트는 한글로 작성되었고, hardware로만 구현되었습니다.
납땜을 하셔도 되고, 빵판에 그냥 꽂아서 작업하셔도 됩니다.

돈을 입금하는 것은 스위치로 구현하였고.
음료수가 나오는것은 LED 불을 켜는 것으로 대신 하였습니다.

최종 A+ 받은 자료입니다.

목차

(A) Find a state diagram and state table of the problem.
(B) Minimize the state table in (A) and perform state encoding.
(C) Obtain the binary values of each FF input equation in terms of the present state &
input variables. Use the corresponding FF characteristic to determine next state and
output. (Consider J-K FF, D FF, and T FF)

1. Explain the strength and weakness of your own design. (If you have any)
2. Did you run into any obstacles in the assignment? What was it? How did you solve
it?
3. Find a state diagram and state table of the problem in the case of Moore machine.
4. Give another example of FSM application. Then, explain the state transition diagram.

본문내용

1. Purpose of the lab
이 실험의 목표는 순차 로직의 원리와 storage element (flip-flop)을 이해하고 이를 바탕으로 순차 회로를 디자인 하는 것이다. 순차회로의 output은 input의 현재 sequence 뿐만 아니라 과거 sequence 로 이루어진 함수이다. 과거의 sequence는 current state로 저장된다.
순차 회로를 디자인 하기 위해서는 Finite State Machine(FSM) 기법이 사용된다. FSM은 primitive internal memory를 갖고 있는 추상적인 모델로서 유한개의 state와 이 state 사이의 transition과 action으로 구성되어 있다. FSM을 디자인 하는 방법으로는 대표적으로 Mealy state machine과 Moore state machine의 두 가지 방법이 있다.

-FSM의 예


2. Background
1. FSM


FSM (Finite State Machine)은 디지털 회로의 동작순서를 결정하는 제어신호를 발생하는 순서 논리 회로이다.
FSM은 조합논리회로와 레지스터로 구성되는데, 외부 입력과 레지스터 출력은 조합논리회로의 입력으로 연결되고, 조합논리회로의 출력은 외부 출력과 레지스터 입력에 연결된다.
레지스터가 갖는 값이 상태(State)를 의미하며 유한한 개수를 갖는다. 레지스터의 출력은 현재상태 (Current State), 입력은 다음상태 (Next State)가 된다.
다음상태와 외부 출력은 현재상태와 외부 입력에 의해 결정되므로 외부 입력을 조건 (Condition) 이라고도 부른다. 외부 출력은 제어신호가 된다.

2. Mealy machine


Mealy Type의 출력은 현재 상태와 입력에 의해 결정된다. 출력은 유효한 clock 에지에 비동기로 동작한다. 상태의 개수가 적어지므로 레지스터의 비트수가 적어지는 반면 조합논리회로가 커진다.


2. Moore Machine


Moore Type의 출력은 현재 상태에 의해서만 결정된다. 출력은 유효한 clock 에지에 동기로 동작된다. 상태가 더 많이 필요하므로 레지스터의 비트수가 증가하는 반면 2개의 조합논리회로로 구성되므로 적어진다.

참고 자료

없음

압축파일 내 파일목록

main_lab2.docx
pre_lab2.docx