1-bit Full Adder and 8-bit carry select Adder Design

소개글

1-bit_Full-Adder_and_8-bit_carry_select_Adder_Design

목차

1. 실험값
2. 실험 결과 및 분석

본문내용

Input Carry의 값은 항상 0으로 세팅했고, A0~A3, B0~B3의 Input은 인위적은 조작으로 0과 1값을 대입했다. 그리고 이에 따른 Output Carry와 S0, S1, S2, S3의 값을 얻을 수 있었다. 이번 실험의 Output의 그래프에서도 Hazard를 관찰할 수 있었고 복잡한 연산 과정에 따른 Delay를 확인할 수 있었다. 이번 실험에서의 연산 Delay는 약 7.0~10.0ns로 확인되었다. 이는 총 2개의 4 Bit binary ripple carry adder와 2개의 AND Gate, 1개의 OR Gate를 거치면서 생긴 Delay라고 생각할 수 있다.

2. 실험 결과 및 분석

이번에 실시한 세 가지 실험은 지금까지의 실험 시간에 Verilog로 만든 1 Bit Full Adder를 이용한 실험이었다. 우선 4 Bit binary ripple carry adder는 1 Bit Full Adder를 4개를 이어 붙여서 만든 Adder이고, 8 bit carry select adder는 이렇게 해서 생긴 4 Bit binary ripple carry adder 2개와 Mux 5개를 연결하여 만든 Adder이다. 그리고 마지막으로 BCD Adder는 4 Bit binary ripple carry adder 두 개와 AND Gate 2개, OR Gate 1개로 이루어진 Adder이다. 이 각각의 Adder의 Input의 경우의 수가 너무 방대하기 때문에, 자세히 진리표를 그릴 수 없었지만, 각 Adder마다의 Input과 Output과의 관련성은 찾아볼 수 있었다.
① 4 Bit binary ripple carry adder :
Full Adder의 경우는, Half Adder에서는 할 수 없는 Carry를 처리할 수 있는 덧셈이 가능하다. 이러한 Full Adder(=FA)들을 여러 개 병렬로 들어놓은 것을 ripple carry adder라고 한다. 4 Bit binary ripple carry adder란, FA를 8개를 늘어놓음으로써 8 bit의 덧셈을 가능하게 한다.

참고 자료

없음