ATmega128 processor의 총 정리
- 최초 등록일
- 2010.03.09
- 최종 저작일
- 2009.04
- 24페이지/
한컴오피스
- 가격 5,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
ATmega128 processor의 제원과, 기능, 특징 Timer, interrupt, A/D 컨버터 등 기능을 정리한 파일
목차
1. ATmega128 제원
2. ATmega128 I/O Port
3. ATmega128 Interrupt
4. ATmega128 Timer
5. ATmega128 A/D Converter
6. ATmega128 Addressing Mode
7. security & configuration
본문내용
ATmega128 8bit risc microcontroler 16Mhz
cisc : acc 기반 연산, 많은 명령어, 속도가 느리다.
risc : 레지스터 기반 연산처리, 적은 명령어, 속도가 빠르다.
program memory - 128k flash memory : 프로그램 코드 저장. 실행
boot 섹션(boot loarder hex저장, ISP이용하기위해) / 응용 섹션(HEX 저장)
data memory - 내부 sram 4k, 외부 sram 64k : 프로그램 실행중 발생되는 데이터 저장
4k eeprom, 32ea 8bit register : 전원이 나가도 유지되는 데이터 별도 저장
포트
양방향 8bit I/O port A ~ port F 6개
양방향 5bit I/O port G 1개
3개의 레지스터에 의해 제어 : DDRx(신호의 방향 결정), PORTx(출력 데이터), PINx(입력 데이터)
timer 4개
normal : 일반적인 타이머 overflow 시 발생, 상향, 카운트중 clear X
ctc : prescaler 기능 사용 0x00 ~ OCRx 일정 값에 따라 출력 반전
pwm : 펄스의 duty 조절, OCRx 에 따라 LOW,HIGH 변경
phase correct pwm : 0x00 ~ TOP ~ 0x00
timer0, timer 2 = 8bit
timer1, timer3 = 16bit
ADC 10bit 8채널
아날로그 신호 -> 디지털 신호
ADC0 ~ ADC7, 기준 전압 변경 가능
INTERRUPT INT0 ~ INT7 8개
외부 인터럽트 사용 가능
SPI - 동기, full-duplex,
master, slave 관계
/ss(슬레이브 선택), slk(마스터 = clk 출력, 슬레이브 = clk 입력),
mosi(마스터 = clk, 슬레이브 = 데이터 입력), miso(마스터 = 데이터 입력, 슬레이브 = 데이터 출력)
TWI - master, slave(7bit, 10bit 주소로 관리)
scl(address), sda(data송/수신)
USART - 동기, 비동기
jtac(디버깅 가능), isp(pc에서 프로그램 코드를 avr내부에 저장) 사용가능
참고 자료
없음