에미터 공통 증폭기 바이어스 및 전압이득 예비레포트

소개글

에미터 공통 증폭기 바이어스 및 전압이득 예비레포트

목차

1. 기본 공통 에미터 증폭기 회로
2. 에비터 저항을 갖는 회로

본문내용

1. 기본 공통 에미터 증폭기 회로
다음 그림은 전압분배기 바이어싱을 갖는 기본 공통 에미터 회로이다. 에미터가 접지 전위 이므로 여기서 공통 에미터라는 이름이 유래했다.
신호원으로부터 나온 신호는 결합 커패시터 Cc를 통해 트랜지스터의 베이스에 결합되고, 이것은 증폭기와 신호원 사이에 dc 절연을 제공한다. dc트랜지스터 바이어싱은 R1과R2 에 의해 정해지고 신호원이 증폭기에 커패시터를 통하여 결합될 때 영향을 받지 않는다.
만약 신ㄴ호원이 주파수 f에서 정현파 전압이라면, 이때 커패시터 임피던스의 크기는 |Zc|=[1/(2πfCc)] 예를 들어 Cc=10㎌ 그리고 f=2kHz라고 가정한다 이때 커패시터 임피던스의 크기는 다음과 같다.
|Zc|=1/(2πfCc) = 1/2π(2×103)(10×10-6) = 8Ω
이 임피던스의 크기는 커패시터 단자에서의 테브낭 저항 R1∥R2∥rπ 보다 훨씬 작다. 그러므로 우리는 커패시터가 2kHz보다 더 큰 주파수를 갖는 신호에 대해 본질적으로 단락회로라고 가정할 수 있다. 또한 트랜지스터 안에서의 어떠한 커패시턴스 효과도 무시한다. 이 결과를 이용하여 신호 주파수가 어떠한 결합 커패시턴스도 완벽한 단락회로로 동작할 만큼 충분히 높고 또한 트랜지스터 커패시턴스가 무시될 수 있을 만큼 충분히 낮다는 가정하에 이루어 진다. 이러한 주파수들은 중간주파수 범위에 있거나 또는 증폭기의 중대역에 있다.

참고 자료

전자회로 Third Edition (Mc Graw Hill / Donald A. neaman)(김규철외 9명 공역)