vhdl을 이용한 6비트 업다운 카운터

소개글

vhdl을 이용한 6비트 업다운 카운터 소스와 파형

목차

vhdl을 이용한 6비트 업다운 카운터 소스와 파형

본문내용

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_signed.ALL;
use ieee.std_logic_arith.all;
ENTITY updown_6bit IS
PORT (clk, reset, up: IN std_logic;
CountOut : OUT std_logic_vector(5 downto 0));
END updown_6bit;

ARCHITECTURE a_updown_6bit OF updown_6bit iS

SIGNAL TMP : std_logic_vector(5 downto 0);


BEGIN

CountOut <=TMP;


PROCESS(clk, reset)
BEGIN
.
.
.
.

참고 자료

없음