마이크로심을 이용한 cmos분석 및 파형, 회로도
- 최초 등록일
- 2010.04.07
- 최종 저작일
- 2009.04
- 22페이지/
한컴오피스
- 가격 2,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
<목표>
☞ 트랜지스터의 채널 폭 변화에 따른 CMOS Inverter의 상승시간, 하강시간, 전달지연시간 의 변화를 관찰하여 이론으로 배운 개념을 시뮬레이션을 통해 확인할 수 있다.
☞ micro sim 프로그램을 숙달하여 설계 시 원하는 회로구성에 대해 좀 더 효과적으로 사 용할 수 있도록 연습한다.
<회로도>
목차
1. CMOS Inverter Simulation
2. CMOS 2-input NAND/NOR Gate Simulation
3. Pass Transistor Simulation
4.CMOS Transmission Gate Simulation
본문내용
1. CMOS Inverter Simulation
<목표>
☞ 트랜지스터의 채널 폭 변화에 따른 CMOS Inverter의 상승시간, 하강시간, 전달지연시간 의 변화를 관찰하여 이론으로 배운 개념을 시뮬레이션을 통해 확인할 수 있다.
☞ micro sim 프로그램을 숙달하여 설계 시 원하는 회로구성에 대해 좀 더 효과적으로 사 용할 수 있도록 연습한다.
<실습-1>
◉ wp의 변화 < 2.2um~10um> 에 따른 inverter의 특성변화 Simulation
<실습-1>
◉ wp의 변화 < 2.2um~10um> 에 따른 inverter의 특성변화 Simulation
◉ wn의 변화 < 2.2um~10um> 에 따른 inverter의 특성변화 Simulation
wn의 변화에 따라서 하강시간에 영향을 주는데, wn가 가장 큰 2.2um일때 가장 빨리 하강하는 파형을 관찰해 보았다. 반대로 wn가 가장 큰 10um일때 가장 천천히 하강함을 확인 하였다.
참고 자료
없음