9장 555 타이머 예비보고서

소개글

부경대학교 전자회로실험 자료입니다.
넷리스트,시뮬레이션결과,고찰,기초이론,실험과정
모두 있습니다.

목차

기초이론
예비보고서
Siulation
보충자료

본문내용

1) 그림 7의 회로의 동작원리를 설명하시오.

- 일정시간 이내에 Low Pulse가 계속 들어오면 출력은 High상태를 유지하고, 일정시간 내에 Pulse가 들어오지 않으면 출력이 Low로 되는 회로이다. 입력(2)이 Low인 경우, 555는 Trigger상태가 되어 출력(p3)은 High로 되고, 적분회로 (6, 7)의 전압은PNP Tr에 의해서 Low 상태가 된다. 입력이 High가 되면 PNP Tr은 Off되어 적분회로(6,7)의 전압이 상승하기 시작하고, 적분전압이 Vcc의 2/3이 되기 전에 다시 Low Pulse 입력이 들어오면 6, 7의 전압은 Tr에 의해 방전되고, 출력은 계속 High가 유지, 입력신호가 High상태로 계속 유지되면, 적분전압은 Vcc전압의 2/3를 넘게 되고, 이때 555의 내부 Flip-Flop은 반전되어 출력은 Low, 또 pin-7은 적분회로의 C를 방전 시킨다. 만일 회로에서 555의 pin7을 연결시키지 않아도 출력형태는 같다.





2) 트랜지트터의 역할에 대해 설명하시오.
- VCO내에서의 FET나 BJT는 발진기 내에서 발진 조건인 부성 저항을 제공하는 역할을 한다. 부성 저항을 갖는 부분은 공진기와 결합되며, 트랜지스터의 부하 저항에 연결되어있고, 외부적인 궤환 회 로와 연결되어 있다. 이렇게 구성된 발진기는 발진조건을 만나게 되면 공진기의 공진 주파수에 서 발진이 일어나며, 부하 저항에 교류 전력이 전달된다.

3) PNP 대신 NPN 트랜지스터를 사용할 수 있는지에 대해 설명하시오.
- NPN Transistor의 동작 상태가 반대로 되기 때문에 출력 파형이 반대로 되지만 missing pulse를 검출할 수 있다.

4) 펄스 입력 Vi, 트랜지스터의 에미터와 컬렉터 사이의 전압, 출력 세 신호의 파형을 개략적으로 그리시오.

참고 자료

없음