[전자회로실험]설계2[예비] CMOS OP AMP 설계

소개글

[전자회로실험]설계2[예비] CMOS OP AMP 설계 입니다.
피스파이스 결과및 해석 포함입니다.

목차

▣ 설계 준비 사항
▣ 실험 기기
▣ 시뮬레이션을 통한 실험 예비 보고서

본문내용

▣ 설계 준비 사항
그림 12-2의 회로를 참고하여 two-stage CMOS op amp를 설계하고 SPICE 시뮬레이션 하시오.
이때, 전원 전압은 VDD=-VSS=±7.5V 로 설정하고, 각 transistor의 ㅣVtㅣ=1V, k=0.5mA/V, l=1/50V로 고려한다. 또한, DC gain은 1000V/V로 한다.
설계한 회로의 모든 소자 크기를 표시하고, 회로도와 시뮬레이션 결과, discussion을 첨부하시오.
▣ 실험 기기
1) 직류 전원 장치(±15V)
2) 오실로스코프
3) CD4007 : CMOS Array ICs(3개)
4) Capacitors : 0.1uF(1개), 10pF(1개)
5) Resistors : 220kΩ(2개), 100kΩ(2개), 1kΩ(1개), 1MΩ(1개), 100MΩ(1개)
▣ 시뮬레이션을 통한 실험 예비 보고서
DC operation
- Setup
1) 전원 전압 = ± 7.5V, R1=220kΩ, R2=∞, C2=0pF으로 설정한다.
2) Positive input (A)를 GND에 연결하고, negative input (B)를 output (F)에 연결한다.
- Measurement
1) 입력이 없을 떄, node F와 node E를 oscilloscope를 이용하여 측정해 보고 증폭단이 안정적(stable)으로 동작하는지 검증하시오




- Measurement
1) 출력노드 F에 1Vpp출력이 나오도록 입력을 조정한다.
2) 주파수를 변화시키면서, upper 3dB frequency와 lower 3dB frequency를 측정한다.
3) MIdbnad gain을 측정한다. (만약, midband 영역이 매우 좁으면, Rf또는 C3를 증가시킨다.)
※ 사인파를 입력하면서 출력 전압의 Vpp가 1[V]가 되도록 조정하였다. 이때 입력 Vsin파는 1Vpp를 입력하면서 frequency를 1Hz까지 내리면 출력 전압이 1Vpp로 얻을 수 있었다.
※ midband gain을 측정해보았다. 위에서 보듯이 가운데 부분이 일정함을 확인할 수 있는데 이때 midband의 gain은 에서 A=0.9903으로 구할수 있다. 이로써 이득은 0.9903으로 구할수 있으며 -3dB 값은 upper일때 203.092Hz, lower일때 12.879MHz로 측정되었다.
4) RL=1MΩ을 출력과 GND사이에 연결하고 1)∼3)과정을 반복한다.
※ 출력 전압을 1Vpp로 맞추기 위하여 입력

참고 자료

없음