실험예비31 비선형연산증폭기 회로

소개글

실험예비31 비선형연산증폭기 회로

목차

실험 31. 비선형 연산 증폭기 회로
1. 기초 이론
(1) 비교기
(2)능동 반파 정류기
(3) 능동 첨두 검출기
(4) 능동 양(positive) 리미터
(5) 능동 클램퍼
2. 실험 목적
3. 실험 과정
(1) 실험 장비 및 재료
(2) 실험 방법

본문내용

1. 기초 이론
(1) 비교기
가장 간단한 비교기는 그림 31-1a처럼 연산 증폭기를 개방 루프로 사용하여 구현할 수 있다. 그림 31-1a회로의 동작을 살펴보면, 두 입력 단자 전압에 미세한 차이가 생길 경 우 연산 증폭기의 상당히 큰 전압 이득으로 인하여, 출력은 최대 또는 최소의 극값을 갖 게 된다. 예를 들어, V1이 V2보다 클 경우 전압차는 정(+)값이 되어 출력은 최대값이 될 것이다. 반대로 만약 V2가 V1보다 클 경우 출력은 최소값이 될 것이다.
그림 31-1b는 앞서 설명한 동작을 나타낸다. 전압차가 정일 경우 출력은 +VSAT이 되고, 부인 경우 -VSAT이 된다. 이와 같이 비교기는 입력 단자의 전압을 비교하는 데 이용된다.

(2)능동 반파 정류기
그림 31-2는 능동 반파 정류기 회로를 나타내는데, 회로 동작은 다음과 같다. 먼저 입력 이 정전압일 경우 출력 또한 정이 되어 다이오드를 동작시키게 된다. 이때 회로는 전압 폴로워(voltage follower)와 같이 동작하므로 출력단 저항에는 정전압이 걸리게 된다.
반대로 입력이 부전압으로 되면, 연산 증폭기의 출력도 부가 되어 다이오드가 차단되므 로 출력단에는 전압이 걸리지 않는다. 이와 같은 동작을 통하여 그림 31-2는 반파 정류 기로 동작을 하게 된다.

참고 자료

없음