반가산기,전가산기,반감산기,전감산기

소개글

반가산기,전가산기,반감산기,전감산기 회로설계 예비보고서

목차

1. 실험목적
2. 이론
2.1. 반가산기(HA: Half Adder)
2.2. 전가산기(FA: Full Adder)
2.3. 반감산기(HS: Half Subtract)
2.4. 전감산기(FS: Full Subtract)

본문내용

1+1의 덧셈일 때만 답이 2비트가 된다. 이 덧셈의 경우 합은 0이고 한 자리 위로 1이 자리올림된 것으로 생각할 수 있다. 그렇다면 반가산기의 진리표는 다음과 같이 생각할 수 있다.
여기서 A는 더해지는 수(피가수), B는 더하는 수(가수), S는 합, 그리고 C는 자리올림이라고 생각할 수 있다.
이때 S의 논리식은 , C의 논리식은 로 구해진다. 이 논리식으로 논리회로를 그려보면 다음의 두 가지 경우로 그릴 수 있다.
반가산기의 블록도는 그림 3과 같은 사각형으로 표기할 수 있다.
반가산기는 한자리의 가산을 하고 한 자리 윗자리로 자리올림 신호(Carry)를 줄 수 있다. 그러나 한자리 아랫자리로부터 자리올림 신호는 받을 수 없다. 이것으로 여러 자리의 가산은 할 수 없다. 즉 반가산기는 한 자리만 가산할 수 있는 것으로 반가산기라 하는 것이다.
전가산기(FA: Full Adder)
제구실을 다하는 가산기일 조건은 반가산기와는 달리, 한 자리 윗자리로 자리올림 신호를 주고, 더불어 한자리 아랫자리로부터의 자리올림 신호도 받아들일 수 있어야 하겠다. 이러한 가산기를 전가산기라고 한다.
그림 4가 전가산기의 그림기호이다. 여기서 Ci는 아랫자리로부터의 자리올림 신호, Co 는 윗자리로의 자리 올림 신호이다.
계산할 때는 더해지는 수 (A)와

참고 자료

없음