멀티플렉서,디멀티플렉서,엔코더,디코더

소개글

멀티플렉서,디멀티플렉서,엔코더,디코더 회로설계 예비보고서

목차

1. 실험목적
2. 이론
2.1. 멀티플렉서(multiplexer)
2.2. 디멀티플렉서(demultiplexer)
2.3. 엔코더(encoder)
2.4. 디코더(decoder)

본문내용

멀티플렉서(MUX)는 데이터 선택회로라고도 부르는 여러 개의 데이터로부터 하나의 데이터를 선택하는 회로이다. 이를 위하여 기본적인 멀티플렉서는 개의 입력선과 개의 선택선으로 구성되어 있는데, 이 선택선의 비트조합에 의하여 어느 입력이 선택될 것인가를 결정한다. 4비트의 입력에서 임의의 1비트를 선택하는 회로는 간단하게 아래 그림 1과 같이 그릴 수 있다.
멀티플렉서에서는 선택신호를 바꿈으로써 임의의 입력 데이터를 출력단자에서 빼낼 수 있다. 이 멀티플렉서의 회로는 다음과 같다.
출력 데이터는 선택된 입력 데이터와 같다. 입력 데이터와 선택 입력 항을 사용하면 출력에 대한 논리식은 다음과 같다. (는 각각 D, C, B, A이다.)
일반적으로 라인 멀티플렉서는 각 AND게이트에 대해 하나씩 개의 입력선을 첨가함으로써 디코더로 구성된다. AND게이트의 출력은 단일 OR게이트에 인가되어 1선로의 출력을 이루게 된다. 멀티플렉서는 흔히 약자로 MUX라고 한다.
4:1멀티플렉서 외에도 8:1멀티플렉서도 있는데 이는 다음 식과 같이 설명된다.
보통 개의 제어 입력을 갖는 멀티플렉서는 개의 데이터 입력 중 어느 하나를 선택하는데 사용된다. 개의 제어 입력과 개의 데이터 입력을 갖는 MUX 풀력 방정식은 다음과 같다.
여기서 는 개의 제어 변수 중 하나의 최소항이고, 는 어느 하나의 데이터 입력을 나타낸다.
멀티플렉서는 디지털 시스템




진리표는 인코더에 대한 진리표의 입력과 출력이 반대로만 바뀐다.
진리표로부터 디코더의 논리회로를 설계하는 방법에 대해 설명하면 다음과 같다.
우선 입력과 그 부정의 신호선을 그리고 출력 비트 수만큼 AND게이트를 나열하여 그린다.
디코더 입력이 0000일 때는 출력단자 X0에만 신호 1이 나타나야 하기 때문에 X0는 입력단자 A3, A2, A1, A0의 모든 NOT을 AND한 것으로 한다.
이렇게 하면 X0는 A3, A2, A1, A0 모두가 0이 되었을 때에만 신호 1이 출력된다.
디코더에 입력이 0001일 때는 출력단자 X1에만 신호 1이 나타나야 하기 때문에 X1은 A3, A2, A1, A0의 NOT과 A0를 그대로 AND한 것으로 한다.
이렇게 하면 A3, A2, A1, A0에 각각 신호 0001이 입력되었을 때에만 X1에 신호 1이 출력된다.
다른 출력단자에 대해서도 같은 방식으로 선을 연결한다. 최종적인 2진수→10진수 디코더의 논리회로는 다음과 같다.
다음 그림은 디코더 IC, 74LS42이다. 74LS42는 입력된 2진수 0000부터 1001에 대응하는 10진수 0에서 9를 출력하는 디코더 IC이다. 출력은 부논리로 나타나는 점이 주의할 점이다.

참고 자료

없음