8비트가산기

소개글

8비트가산기 회로설계 예비보고서

목차

1. 실험목적
1. 이론

본문내용

1. 실험목적
지난 실험의 가산기에 기초하여 4비트 가산기를 구성하여 보고 이해한다. 그리고 4비트 가산기를 사용하여 8 비트 가산기 회로를 구성하여 보고 동작을 확인한다.

2. 이론
가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가진다. 입력신호 전압의 덧셈을 출력하는 디지털 회로를 가산 회로라고도 한다.
이러한 가산기에는 지난 실험에서 했던 반가산기와 전가산기가 있다. 반가산기는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력(carry out)에 따라 출력한다. 전가산기는 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력하는 것이었다. 따라서 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해진다.

그림 4-bit ripple carry adder made up of four 1-bit full adders
이러한 반가산기 한 개로 이 전가산기 몇 개로 조합하는 과정에 따라 임의의 자리수의 이진수 가산기를 구성할 수 있다. 아래 그림은 4비트 가산기의 회로도이다.

4 비트 가산기는 4 비트의 2진수 두 개 와 의 덧셈과 Carry in인 을 입력으로 받아서, 4 비트의 2진수 와 Carry out 인 을 출력한다. 이때 각 자릿수마다 더해지고 하위 자리에서 온 자리올림수가 더해지는 것으로 가 출력되고 을 출력하게 되는 것이다. 그래서 수식으로 표현하면 다음과 같다.

참고 자료

없음