비교기 반감산기 전감산기 설계(쿼터스,논리회로)

소개글

쿼터스를 이용한 비교기 반감산기 전감산기 설계입니다. 쿼터스로 시뮬레이션 하고 직접 실험하여 제안서와 결과보고서를 작성하였습니다.

목차

1. 목 표 설 정


2. 목 적


3. 설 계 순 서
- 설계제한요소


4. 사 양
- SN74LS00 -SN74LS08 - DM7486
- SN74LS07 -SN74LS32
5. 성 능


6. 관 련 이 론


7. 합 성
- 회로도


8. 분 석
- 시뮬레이션(쿼터스)


1. 구 현 / 제 작
▸회로도면
▸사용한 부품
▸설계제한요소 (경제성)



2. 시 험 / 평 가
▸회로구성 및 실험(사진) 및 시뮬레이션결과
▸실험평가(수정된 점)
▸설계제한요소 (신뢰성)




3. 결 과 도 출
▸실험 결과
▸설계제한요소 (안정성/내구성)

4. 결론
▸ 결과

본문내용

1. 목표 설정
▶ 논리게이트를 이용하여 반감산기, 전감산기를 설계하라.

2. 목 적
▶ 논리게이트를 이용하여 반감산기, 전감산기의 진리표로부터, 논리식,
논리회로 설계방법 등을 이해한다.

3. 설계 순서
▶ 피감수를 A, 감수를 B라 할 때 반감산기의 진리표를 그려라.
▶ 진리표를 반감산기의 논리식을 써서 NAND게이트만 사용할 수 있도록
간단화 시킨다.
▶ NAND게이트를 선정 사용하여 반감산기의 논리회로를 설계하라.
▶ 피감수를 , 감수를 , 자리내림수를 ,라 하고 이들을 입력으로
하여 감산결과인 차와 아랫자리로의 자리내림 을 출력으로
하여 진리표를 만들어라.
▶ 진리표를 간단화 시키고, 사용할 AND, OR, NOT, Exclusive OR게이트를 선정한다.
▶ 구현한 논리식으로 논리회로를 설계한다.

성능
Y
논리게이트로 구성된 회로로, 입력상태에 따라 일정한 출력을 가진다.
규격 / 표준
N
반감산기
● 2개의 2진수 입력과 2개의 2진수
출력을 가지는 논리회로이다.
● 2개의 2진수 입력은 피함수 비트와
감산이고 2개의 출력은 차와 자리빌림이다.
● 반감산기는 2개의 비트들을 빼서 그
차를 산출하는 조합회로이다.
전감산기
● 3개의 2진수 입력과 2개의 2진수
출력을 가지는 논리회로이다.
● 3개의 2진수 입력은 피함수,감수
그리고 전 자리수 빌림이고 2개의
출력은 차와 자리 빌림이다.
● 전감산기는 3개의 비트들을 빼서 그
차를 산출하는 조합회로이다.

참고 자료

없음

압축파일 내 파일목록

10장 반감산기 전감산기 설계 최종보고서.hwp
10장 반감산기 전감산기 설계 제안서.hwp