2단 small signal amplifier의 설계.hwp

소개글

1. 실험 목표
2단 small signal amplifier의 설계, 제작 및 테스트 하는 것으로 Vcc = 10V, 입력 신호가 100Hz, 1kHz, 5kHz, 10kHz, 50kHz, 100kHz일 때의 출력을 구해보고 중심 주파수 10kHz에서 no load gain이 100이 되도록 설계하고 P-spice 및 제작을 통해 확인한다.

목차

1. 실험 목표
2. 기본 실험
3. 설계 과정
3-1. AC해석
3-2. DC해석
3-3. Capacitor값 결정
4. 제작 및 결과
4-1. 설계된 회로도
4-2. 사용된 부품 리스트
4-3. 제작된 회로 사진
4-4. 회로 실험 결과
4-4-1. P-spice결과 화면
4-4-2. 회로 측정 결과
5. 평가
6. 참고문헌

본문내용

VCE(SAT)의 값을 구하기 위해 VBB를 계속해서 증가시켰을 때 VCE값이 계속해서 떨어지지 않는 시점의 IB 전류값을 측정하였는데 파워 서플라이에서 VBB를 최대(30V)까지 올렸을경우에도 VCE(SAT)값을 구할수 없었다.
그래서 왼쪽과 같은 회로를 구성하였으며 VBB를 증가시켰을 때 7.7V에서 sat되었으며 이때의 VCE=0.4mV임을 확인 할 수 있었고 이값이 VCE(SAT)값이라는 것을 알 수 있었다.

--------------------------------------------------------------------------------


gain이 약 123으로 100보다 23배오차가 난 것을 볼 수 있다. 하지만 실제 회로를 제작하여 확인하였을 때는 약 90배 정도로 떨어졌으며 원인을 찾자면 소자 각각의 오차와 계산할 때의 소수값, 그리고 이런 오차와 gain을 구하는 식 자체에도 오차가 있음을 알게 되었다. gain오차가 100 (+-10)의 오차범위에 들었으나 정확히 100배를 맞추고 싶다는 생각에 2단 증폭단의 RE1을 75Ω에서 82Ω으로 올려서 측정을 하였다. 결과는 (+-1~2) 정도의 오차로 100배에 근접하였다.

5. 고찰
먼저 기본 실험의 경우 Electronic Devices 제8판(전자회로) 책에 있는 예제 5-1번과 같이 회로를 꾸몄으며 이로 인해 와 값을 알 수 있었으며 처음 회로를 설계할 때 증폭도와 는 연관이 없음만 확인 하고 값을 150으로 가정하고 회로를 꾸몄으나 때문에 R1, R2값이 틀어져 원하는 증폭 도를 얻지 못하였는데 기본실험을 하여 이라는 값을 알게 된 후 회로를 설계하니 이론과 근접한 증폭 도를 얻을 수 있었다.
그리고 2단 small signal amplifier의 모델을 설계할 때도 강의 시간에 배운 1배 증폭기를 사용한 후 2단에서 100배를 증폭시킬 생각도 하였지만 2단에서만 100배를 증폭시킬 경우 위상이 뒤집힐 거라는 생각에 각각 -10배씩을 증폭시켜 100배의 이득을 얻으려고 하였다.

참고 자료

- 전자회로 강의노트
- http://www.eleparts.co.kr/main/main.php : 엘레파츠
- Electronic Devices 제 8판