Verilog를 이용한 디지털 도어락 설계(Digital doorlock)
- 최초 등록일
- 2010.07.15
- 최종 저작일
- 2000.09
- 21페이지/
한컴오피스
- 가격 2,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
Verilog를 이용한 디지털 도어락 설계(Digital doorlock)
목차
입∙출력 포트
Block Diagram
보드 사진
Verilog 코드
본문내용
입∙출력 포트
입력(Input)
clk : 비밀번호 입력과 auto-lock 기능에 영향을 미침
rst : 초기 상태로 돌아감
lock_key : 문을 잠금
master_key : 마스터 모드로 들어간다. 비밀번호를 바꿀 수 있음
auto_lock : 자동 문잠금 기능으로 50MHz로 클록펄스를 받아 open 5초 후 문 잠김
pass_plus :
key_num : 비밀번호를 입력 함
출력(Output)
seg-0 : 가장 왼쪽 7세그먼트
seg-1 : 가운데 7세그먼트
seg-2 : 가장 오른쪽 7세그먼트
led num : 토글 스위치 입력 받을 때 켜짐
test_green_led : 토글 스위치를 하나 받을 때마다 하나씩, 총 네 개로 구성
Block Diagram
Verilog 코드
module doorlock3(clk, rst, start_stop_key, lock_key, master_key, auto_lock_key,
key_num, seg_0, seg_1, seg_2, led_num, test_green_led, pass_plus_key);
//입출력 핀 설정
input clk, rst;
input start_stop_key;
input lock_key;
input master_key;
input auto_lock_key;
input pass_plus_key;
input [9:0] key_num;
output [6:0] seg_0; //열림 신호 세그먼트
output [6:0] seg_1;
output [6:0] seg_2;
output [9:0] led_num;
output [4:0] test_green_led;
reg [6:0] seg_0; //열림 신호 세그먼트
reg [6:0] seg_1;
reg [6:0] seg_2;
reg [9:0] led_num;
reg [4:0] test_green_led;
reg [2:0] pass_input_cnt;
reg [27:0] key_wait;
참고 자료
없음