공통 소스,드레인 JFET 증폭기

소개글

공통 소스,드레인 JFET 증폭기
에이쁠 보고서입니다.

목차

1.실험의 이론

2. 실험 결과

3. 결과 분석 및 고찰

4. 결론

◆공통 드레인 증폭기

본문내용

1.실험의 이론


JFET 공통소스 증폭기는 입력신호가 게이트단자로 들어가고 출력신호는 드레인 단자로 나오며 제3의 소스 단자가 접지로 연결되어 있는 증폭기로서, BJT 공통이미터 증폭기와 대응한다고 볼 수 있다. 공통소스 증폭기는 전압과 전류 이득을 모두 얻을 수 있다. 게이트 쪽을 통해서 들여다보는 쪽은 역방향 바이어스가 걸린 접합면이므로 입력 임피던스가 매우 크다. 그러므로 BJT 트랜지스터에 비해 전류 이득은 매우 크다. 그러나 전압이득은 BJT 트랜지스터에 비해 떨어진다. 그러므로 JFET는 입력 신호원의 출력 임피던스가 높은 경우에 높은 전류 이득을 얻기 위한 회로에 이용된다.
공통소스 증폭기와 공통이미터 증폭기는 유사한 회로 구성을 갖는다. (npn BJT→ n-channel JFET) 또한 입력신호와 출력신호 사이에 180°의 위상차가 존재하며 전압이득이 1보다 크다는 공통점이 있다. 하지만 공통소스 증폭기는 공통이미터 증폭기와 달리 입력임피던스가 매우 크다. 또한 공통소스 증폭기는 의 영향에 의해 전압이득이 결정된다. 반면에 공통이미터 증폭기는 온도에 의한 에 의해 전압이득이 결정된다는 특징을 지닌다.

2. 실험 결과

▶실험1. 이론적 해석 및 그래프 해석

●실제 측정값

●시뮬레이션의 측정값


※표 16-1의 계산 값 - 시뮬레이션의 측정값으로 계산하였다.

참고 자료

없음