기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

소개글

기본 논리 회로의 형태와 특성, 진리표에 대해 알고 카르노 맵 및 부울 대수의 공리 및 정리를 이용하여 회로를 간소화 시킬 수 있음을 증명한다.

목차

1. Title
2. Name
3. Abstract
4. Background
5. Simulation
6. Experimental Results
7. Analysis
8. Conclusion
9. References
1. Title
2. Name
3. Abstract
4. Background
5. Simulation
6. Experimental Results
7. Analysis
8. Conclusion
9. References

본문내용

7. Analysis
이번 실험의 목적은 기본 논리 회로의 형태와 특성, 진리표에 대해 알고 카르노 맵 및 부울 대수의 공리 및 정리를 이용하여 회로를 간소화 시킬 수 있음을 증명하는 것 이었다.
실수로 실제 구성한 회로의 사진을 첨부하지 못했지만 만들어진 회로에 5V의 전압을 걸어주며 실험을 진행하였다. 이론상 출력 값이 2V이상 되면 HIGH로 1이 되고 0.9V이하이면 LOW로 0으로 분류된다. 실험 결과 LOW가 나와야 할 부분은 약 0.5V로 정상적인 결과가 나왔는데 HIGH가 나와야 할 부분의 결과 값을 살펴보면 5V보다 약간 큰 전압이 측정되는 것을 볼 수 있었다. 하지만 이것은 파워서플라이에서의 실제 전압이 5V보다 조금 크기 때문이며 오히려 회로의 소자나 도선의 자체 저항 등에 의하여 출력 시 보다 조금 줄어든 전압 값을 얻은 것 이었다. 결국 HIGH와 LOW의 구분이 확실하기 때문에 실험 결과를 얻는 데에는 무리가 없었다.
모든 실험 결과 각각의 실험별로 pspice시뮬레이션 결과와 Quartus시뮬레이션 결과 FPGA보드 구현과 작동, 회로의 구성 후 멀티미터로 측정한 결과가 모두 일치하는 모습을 보임으로써 큰 오차나 오류 없이 원하는 실험결과를 얻을 수 있었다.

8. Conclusion
실험1에서는 부울대수의 공리 및 정리를 이용하여 두 회로가 같음을 증명하였고, 실험2에서는 정리3의 분배법칙 (a)를 제작하여 직접 확인해봄으로써 정리가 타당함을 확인하였다. 실험 3에서는 정리7의 흡수법칙을 제작하여 직접 확인해 보았고, 실험 4에서는 XOR 논리식의 좌변과 우변이 동일함을 직접 제작하여 확인해 보았다. 실험 5에서는 카노맵을 활용하여 부울대수를 작성 / 한가지

참고 자료

- LOGIC AND COMPUTER DESIGN FUNDAMENTALS 4TH EDITION (PEARSON Education - M.MORIS MANO 외)
- PSpice 기초와 활용 (복두출판사 - 최평, 조용범 외)
- http://www.alldatasheet.com/
- http://ko.wikipedia.org/wiki
- http://blog.naver.com/inpluto/40008970455