가산기(Adder)

소개글

Half Adder, Full Adder, Digit Adder, 2 Digit Adder를 구성하여, 반가산기, 전가산기, 디지트 가산기의 동작을 확인하고, DE2 보드 상에서 동작을 확인한다.

목차

1. Title
2. Name
3. Abstract
4. Background
5. Simulation
6. Experimental Results
7. Analysis
8. Conclusion
9. References

본문내용

3. Abstract
Half Adder, Full Adder, Digit Adder, 2 Digit Adder를 구성하여, 반가산기, 전가산기, 디지트 가산기의 동작을 확인하고, DE2 보드 상에서 동작을 확인한다.

4. Background
디지털 컴퓨터는 다양한 정보처리 작업을 실행한다. 이 때 여러 가지 산술연산을 실행하는데, 가장 기본적인 산술연산은 두 2진 디지트의 덧셈으로 4가지(0+0=0, 0+1=1, 1+0=1, 1+1=10) 기본 연산으로 구성된다. 처음 3개의 연산은 하나의 디지트(digit)로 된 합을 발생하고, 피가수와 가수가 둘 다 1일 경우에는 2개의 디지트로 앞의 디지트를 캐리(carry, 자리올림수)라 한다. 피가수와 가수가 여러 개의 디지트로 구성되어 있을 때 바로 전의 두 디지트의 합에 의해 만들어진 캐리는 현재의 두 디지트와 함께 3개의 디지트가 더해진다. 이와 같이 세 개의 비트의 덧셈을 진행하는 조합회로를 전가산기(Full Adder)라 하고, 캐리를 생각하지 않고 다만 두 개의 비트만을 더하는 조합회로를 반가산기(Half Adder)라 한다.
반가산기는 두 2진수의 합을 생성하는 산술 회로로서, 입력변수는 더해질 피가수와 가수이고, 출력변수는 합과 캐리이다. 즉, 2진수 1bit의 입력 X, Y를 받아 합하여, Sum과 Carry를 출력한다.

※ Full Adder(전가산기, FA)



전가산기는 세 입력 비트의 산술적 합을 구하는 조합 회로로서, 3개의 입력을 받아 2개의 출력을 한다. 즉, 1 bit의 입력 X, Y, Z를 받아 합하여 Sum과 Carry를 출력한다. 이 전가산기는 반가산기 두 개와 OR-Gate로 구성된다.

※ 4 Digit Adder


Digit Adder는 조합논리만을 사용하여 두 2진수의 산술 합을 만드는 디지털 회로로서 합을 만들기 위해 모든 입력을 동시에 가하여 n개의 전가산기를 병렬로 사용한다. 즉, n bit의 입력 A와 B를 합하여 합과 캐리로 출력하는 회로이다.

참고 자료

- LOGIC AND COMPUTER DESIGN FUNDAMENTALS 4TH EDITION (PEARSON Education - M.MORIS MANO 외)
- PSpice 기초와 활용 (복두출판사 - 최평, 조용범 외)
- 디지털 논리 설계(대영사 - 문대철∙박노경)
- http://ko.wikipedia.org/wiki
- http://remote.aram.or.kr/edps_1
- http://blog.naver.com/inpluto/40008970455