[전자회로] cascode 회로를 이용한 증폭기 (설계)

소개글

전자회로Ⅰ에서 배운 Cascode (다단증폭기)를 Pspice를 통해 분석 ＆ 고찰
- 전자회로 1 에서 배워 설계를 할때 레포트한 자료 입니다.

목차

1. 과제 개요
3. 관련 이론
4.세부사항(PSpice Simulation)
5.이론을 통한 계산

본문내용

1. 과제 개요

전자회로Ⅰ에서 배운 Cascode (다단증폭기)를 Pspice를 통해 분석 ＆ 고찰

3. 관련 이론
ⅰ)MOSFET
금속 산화막 반도체 전계효과 트랜지스터 (metal-oxide-semiconductor field-effect transistor)는 디지털 회로와 아날로그 회로에서 가장 일반적인 전계효과 트랜지스터 이다. MOSFET는 N형 반도체나 P형 반도체 재료의 채널로 구성되어 있고, 이 재료에 따라서 N-MOSFET나 P-MOSFET이라고 부른다.
MOSFET란 이름이 붙은 것은 초기에 게이트로 금속을 이용하였기 때문이나, 현재는 폴리실리콘 게이트를 사용하여 금속이란 이름은 그저 관습적인 표현이 되었다. 저항층 게이트 전계효과 트랜지스터는 MOSFE와 거의 동의어이며 산화되지 않은 게이트 저항층을 갖는 전계효과 트랜지스터를 가리킨다. 폴리실리콘 게이트를 갖는 소자를 가리킬 때 "IGFET"의 사용을 선호하지만, 아직도 대부분은 MOSFET이라고 부른다.
Gate 터미널은 채널에 위치한 폴리실리콘의 레이어이지만 전통적인 이산화 실리콘의 저항층 박막에 의하여 채널로부터 분리되었고 더 진보된 기술은 산소질화 실리콘을 사용하였다. 전압이 게이트와 소스 터미널 사이에 인가됐을 때 생성된 전계는 산화층을 관통하고 채널 아래에 소위 "역 채널"을 생성한다. 역 채널은 소스와 드레인(Drain)처럼 P형이나 N형 동일한 형태여서 전류가 통과할 수 있는 전선관을 제공한다. 게이트와 바디사이의 전압을 다양하게 변화하는 것은 이 레이어의 전도를 조절하고 드레인과 소스 사이의 전류 흐름을 제어할 수 있게 한다.
* Gate : Base
* Source : Emitter
* 일반적으로
* L : channel length
* W : channel width


: Common Source
: Common Gate


위 그림은 PSpice 내의 2N7000(Enhancement-Mode NMOS) 소자에 대한
Parameters 값입니다.

참고 자료

없음