마이크로프로세서 시스템 관련 메모리 모듈 설계
- 최초 등록일
- 2010.12.15
- 최종 저작일
- 2009.05
- 15페이지/
한컴오피스
- 가격 5,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
마이크로프로세서 시스템의 구현에 사용될 수 있는 일반적인 형태의 메모리 모듈을 설계한다. 마이크로프로세서에서 제공되는 제어, 주소, 데이터 신호의 동작과 개별 메모리 소자의 구조 및 동작을 이해한 후 이의 연결을 통해 메모리 모듈을 설계한다. 설계에 사용될 개별 소자의 저장용량, databus의 크기 등을 고려해서 소자를 배치하고 이들을 구체적으로 연결한다. 다수의 메모리 중에서 특정 메모리를 선택하기 위한 address decoding 방법에 대해서도 구체적으로 이해한다.
목차
1) 제목 : 메모리 모듈 설계
2) 목적
3) 목표 및 기준 설정
A. 메모리 mapping
B. 소자 선택
C. 기본 소자 특성(설계 과정에서 요구되는 특성만 고려)
D. Block Diagram
4) 분석 및 합성
A. 메모리 소자의 동작에 필요한 신호들의 특성 분석.
i. Rom device M27C1001-35(128Kbit×8 EPROM)
ii. Ram device K6R4004C1D-10(1M×4bit High speed SRAM)
ㄱ. read cycle
ㄴ. write cycle
B. 마이크로프로세서에서 제공되는 제어, 데이터, 주소 신호들의 동작 특성 분석.
C. 두 체계 사이의 신호 연결 방법 검토.
D. 32비트 마이크로프로세서에 8비트 메모리를 연결하기 위해 고려되어야 할 사항들에 대한 파악.
E. 위 분석 결과에 따른 decoder 설계 방안 검토.
5) 시험 및 평가
A. 마이크로프로세서에서 제공되는 신호들의 동작 timing diagram과 메모리 소자의 동작에 필요한 신호들의 timing diagram의 비교 분석을 통해 메모리(RAM/ROM)의 정상동작 여부 분석/판단.
B. 기능적인 동작은 8086과 동일하나 동작속도가 현격하게 증가된 마이크로프로세서로 교체할 경우에 설계한 메모리 모듈이 정상적으로 동작할 수 있는지 여부를 판단하고 이에 대한 대책에 대해 조사.
6) 결과(Internal Block을 외한 memory module 만을 표기함)
A. RAM BLOCK
B. ROM BLOCK
C. DECODER BLOCK
7) 검토사항:
A. 자신이 선택한 메모리 소자보다 큰 저장용량을 갖는 소자를 선택할 경우 (예를 들어, 256K 대신 1M) 설계상의 장단점과 경제적인 측면에서의 장단점을 분석.
B. 주변에서 쉽게 접할 수 있는 마이크로프로세서 적용 시스템에 사용되는 메모리의 속성과 구조를 알아보고, 메모리의 동작이 불안할 경우 이 시스템은 물론 이의 사용자에게 안정성/신뢰성 측면에서 어떤 영향을 미칠 수 있는지 파악/분석.
8) 참고자료
본문내용
A. 메모리 mapping
ROM AREA
FFC00000H~FFFFFFFFH
USER AREA
(empty area for expansion)
01DFFFFF ~ FFBFFFFFH
RAM AREA
00000000H ~ 01CFFFFFH
- 좌측의 그림과 같은 구조의 memory map에 적용할 수 있는 메모리 모듈(상, 하단의 ROM/RAM AREA)을 구성한다.
- 단, 설계 시에 다음과 같은 전제 조건을 갖는다.
i. Microprocessor는 8086-1과 기능적으로 동일하게 작동하며, 주소범위와 databus가 확장되었다. 따라서 memory 주소의 기준은 1byte다.
ii. microprocessor로부터 제공되는 memory address는 별개의 address latch 74F373을 통한 latched signal이며, 모듈 설계에서 메모리 모듈로 address가 input되는 타이밍은 74F373으로 부터의 output이 출력되는 타이밍이며 propagation delay는 보통 4.5ns이다. 즉 74F373은 모듈 밖에 존재.(조건에 ALE가 주어지지 않았기 때문)
databus transceiver buffer도 74F245로 모듈 밖에 존재.
iii. microprocessor의 address pin과 data pin은 종전과 마찬가지로 multiplexing 되어 한 bus cycle동안 address와 data가 시간 간격을 두어 입-출력 된다고 가정.
iv. 메모리 모듈에서 활용하는 memory/decoder를 제외한 74series소자들은 typical condition에서 작동하고 있음을 전제로 한다.
- 00000000H ~ 01CFFFFFH번지는 RAM address이며, FFC00000H~FFFFFFFFH은 ROM address이다. 두 영역 사이의 주소 01DFFFFF H ~ FFBFFFFFH는 메모리 확장을 위해 비워놓은 영역이다.
B. 소자 선택
항목
명칭
수량
memory(ROM)
M27C1001-35(128Kbit×8 EPROM)
4BANK×8 = 32
memory(RAM)
K6R4004C1D-10(1M×4bit High speed SRAM)
4BANK×2×8 = 64
Decoder
74F138(1-of-8 decoder/demultiplexer)
2TYPE
Logic
74F00(Quad 2-input NAND gate)
3
Logic
74F02(Quad 2-input NOR gate)
4BANK×8×2= 64
Logic
74F04(Hex inverter)
4BANK×8×2+2
= 66
Logic
74F10(Triple 3-input NAND gate)
3
Logic
74F20(Dual 4-input NAND gate)
1
- 모든 소자는 속도를 기준으로 선택되었으며, 메모리 모듈 설계 시 소자 자체의 가격은 고려하지 않는다.
- 따라서, propagation delay가 commercail condition(typical condition)에서 8ns를 초과하지 않는 빠른 소자로 선택하였다. Power dissipation을 고려하지 않으며 supply voltage는 typical condition 5V±10%.
참고 자료
- Prentice Hall, [ The 8088 and 8086 Microprocessors. fourth edition ], Walter A. Triebel, chapter 8