CMOS 회로의 전기적 특성

소개글

논리회로 실험
예비+결과 보고서 입니다.
-이론, 원리, PSpice 시뮬레이션, 실험과정, 결과, 고찰 포함

High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.

목차

1. 실험의 목표 :
2. 이론
(1) Logic Levels & DC Noise Margins (DC특성)
(2) Schmitt-Trigger Inverters
(3) Resistive Load (DC특성)
(4) Speed (AC 혹은 Switching 특성)
3. 예비보고서 문제

본문내용

1. 실험의 목표 :
High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.
2. 이론
(1) Logic Levels & DC Noise Margins (DC특성)
논리회로에서 사용하는 논리값은 1(High = VCC), 0(Low = GND)의 두 종류인데 반해 실제의 물리적인 논리소자들이 취하는 전류, 전압 값들은 연속적이다. 따라서 이러한 연속적인 값들에 대해 논리소자들은 High, Low의 범위를 지정하여 사용한다. High는 VOHmin ~ VIHmin 범위를 사용하고 Low는 VILmax ~ VOLmax를 사용하게 되는데 이 범위가 바로 Noise Margin이다.
Parameter
의미
VOHmin
High를 출력할 때 최소 허용 전압 (이 값 이하로 H를 출력하지 않음 )
VIHmin
High를 입력 받을 때 최소 입력 전압 (이 값 이하의 입력은 H로 인식 못함)
VILmax
Low를 입력 받을 때 최대 입력 전압 (이 값 이상의 입력은 L로 인식 못함)
VOLmax
Low를 출력할 때 최대 허용 전압 (이 값 이상으로 L을 출력하지 않음)
NMH
High로 동작하는 구간의 Noise Margin ( NMH = VOHmin- VIHmin)
NML
Low로 동작하는 구간 Noise Margin ( NML = VILmax - VOLmax)
Logic Levels
주요 Parameter
(2) Schmitt-Trigger Inverters
슈미트 트리거 인버터?
-블록도를 보면 슈미트 트리거 인버터는 인버터 입력단에 슈미트 트리거 기능을 추가한 것으로 볼 수 있다. 특성 파형은 두 가지 파형을 겹쳐놓은 형태를 갖는다. 즉 L->H일 때의 입출력 특성과 H->L일 때의 입출력 특성을 각각 갖는 것이다. 출력전압이 H->로 천이할 때는 입력 문턱접압(threshold voltage)이 VT+이고, 출력전압이 L->H로 천이할 때의 입력 문턱전압이 VT-이다. 이때, VT+와 VT-의차이인VH를Hysteresis라고 부른다. 결국엔 입력이 Abnormal 영역에서 노이즈에 의해 영향을 받더라도 출력은 변화를 일으키지 않는 특성을 가져서 노이즈에 강한 성질을 가지게 된다. 보통의 슈미트 트리거 인버터의 Hysteresis는 0.9V 정도이다.
슈미트 트리거?
-히스테리시스 특성을 갖도록 한 비교기. 비교기는 하나의 전압을 다른 기준 전압과 비교하기 위한 것인데, 비교기의 입력 측에 나타나는 잡음 전압은 출력 측에 오차를 유발하기 때문에 비교기가 잡음에 둔감하게 작용하도록 히스테리시스 정궤환법을 사용한다. 히스테리시스는 입력 전압이 높은 값에서 낮은 값으로 갈 때보다 낮은 값에서 높은 값으로 갈 때 높은 레벨이 되므로, 2개의 트리거 레벨이 절체 동작에서 오프셋 또는 지연되는 특성을 이용하여 입력에 포함된 약간의 잡음은 출력에 영향을 미치지 못하도록 한 것이다.

참고 자료

없음