가산기와 감산기

소개글

논리회로 실험
결과+예비 보고서 입니다.
-이론, 원리, PSpice 시뮬레이션, 실험과정, 결과, 고찰 포함

목차

<결과보고서>
<고찰>

본문내용

고찰>
이번 실험은 logic gates를 이용하여 전가산기와, 전감산기를 구성하여 동작해보고, 이를 응용하여 2-bit 평행 가산기를 구성하여 이를 동작해봄으로써 가산기와 감산기의 기본 구조 및 동작원리를 이해하는 실험이었습니다.
(1)~(5)번 실험중 실험은 (2), (4), (5)번 을 수행하였습니다.
(2)번 실험에서는 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하는 실험이었습니다. 이를 위해서는 사전에 (1)번 실험인 반가산기를 충분히 이해하고 구성할줄 알아야 하기에 (1)번 실험이 사전에 포함되어 있기에 (1)번 실험을 따로 수행하지 않고 (2)번에 포함시켜서 하였습니다.
반가산기를 이용하여 구성한 전가산기에서는, x,y,z 세 개의 입력값을 모두 더하여 그 결과를 C ()과 S ()의 값인 2진법으로 표현하여 출력하는 기본적인 전가산기 모델입니다. 회로구성은 앞에서 나타낸것과같이 구성하였고, 입력전압으로 5V를 High(1), 0V를 Low(0)으로 하여 주어진 진리표에 있는 모든 데이터 값을 입력하여 출력값을 얻은뒤 첨부한 표에 작성하였습니다. 그결과 3.5~5V 이면 high(1)로 1V 미만이면 Low(0)으로 인식하였습니다. 그결과 예상했던 진리표와 실험을 통해 확인한 진리표와 같음을 확인 할 수 있었습니다.
(4)번 실험은 전감산기를 구성하고 결과를

참고 자료

없음