실험 6. 시프트레지스터와 카운터 결과보고서

소개글

시프트레지스터와 카운터

목차

없음

본문내용

실험 6. 시프트레지스터와 카운터
1) 시프트 레지스터
(1) 그림 1의 회로를 구성하라. 스위치 중 PR 스위치는 +5V에 연결하고 Serial Data 스위치는 0V에 연결한다.
(2) CLR 스위치를 접지에 연결해 시프트 레지스터 내의 모든 정보를 없애고 다시 +5V 에 연결한다.
A. Parallel In/Serial Out
(1) 첫번째 J-K F/F IC의 핀 2와 7에 연결된 PR 단자를 접지에 연결한 후 다시 +5V 에 연결하여 두 비트가 1(5V)이 되게 한다.

(중략)

실험4 중에 4단 2진 count-up 리플 카운터는 각 단의 플립플롭에 가해진 클럭 펄스는 각 플립플롭에서의 지연으로 입력단의 클럭 펄스와 동기 되지 않으므로 비동기 계수회로라 함을 알 수 있다. NAND gate를 사용하여 Up/Down 카운터에서 UP입력 신호가 1일 때 회로는 T입력들이 에 있는 정규출력의 바로 앞의 값으로부터 결정되고, DOWN 입력 신호가 1일 때는 보수화된 출력 가 T입력의 상태를 결정하게 된다.
10진 리플 카운터는 을 모두 클리어 시키면 1010→0000으로 변화하는 10진 계수 회로임을 알 수 있다. 10진 동기식 Up 카운터는 0000에서 1001까지 결절된 시퀀스를 보여준다. 1001상태까지 2진 시퀀스로 진행 한 후, 1010상태로 가지 않고 0000상태로 재순환한다.
이번 실험을 통해 시프트 레지스터와 링 카운터, 비동기식과 동기식 카운터의 원리를 이해 할 수 있었다.

참고 자료

없음