Computer Organization and Architecture Designing for Performance (8th Edition) 제 3장 연습문제

소개글

Computer Organization and Architecture Designing for Performance (8th Edition)
- William Stallings
제 3장 연습문제 입니다.
A+ 받은 레포트 입니다.

목차

복습문제 3.1
복습문제 3.5
연습문제 3.3
연습문제 3.4
연습문제 3.5
연습문제 3.11
연습문제 3.12
연습문제 3.13

본문내용

ㅇ복습문제 3.1 일반적으로 어떤 종류의 기능들이 컴퓨터 명령어들에 의해 지정되는가?
ㅇ복습문제 3.5 단일-버스 구조에 비하여 다중-버스 구조를 이용하는 이점은 무엇인가?
ㅇ연습문제 3.3 두개의 필드로 구성된 64-비트 명령어들을 가진 가상적인 64-비트 마이크로프로세서가 있다고 하자: 한 바이트로 이루어진 첫 번째 필드는 연산 코드(opcode)를 가지고 있으며, 나머지는 즉시 오퍼랜드(immediate operand) 혹은 오퍼랜드의 주소를 포함하고 있다. (a) 직접 주소지정할 수 있는 기억장치 용량은 몇 바이트인가? (b) 마이크로프로세서 버스가 다음과 같다면, 시스템 속도에 어떠한 영향을 미치겠는지 설명하라.
ㅇ연습문제 3.4 16-비트 주소(예를 들어, 프로그램 카운터와 주소 레지스터들의 폭이 16비트라고 가정)를 발생시키고, 16-비트 데이터 버스를 가진 가상적인 마이크로프로세서가 있다고 하자.
(a) 만약 프로세서가 “16-비트 기억장치”와 접속되어 있다면, 프로세서가 직접 액세스할 수 있는 최대 기억장치 주소 공간은 얼마인가? (b) 만약 프로세서가 “8-비트 기억장치”와 접속되어 있다면, 프로세서가 직접 액세스할 수 있는 최대 기억장치 주소 공간은 얼마인가? (d) 만약 입력 및 출력 명령어가 8-비트 I/O 포트 번호를 지정할 수 있다면, 이 마이크로프로세서가 몇 개의 8-비트 I/O 포트를 지원할 수 있는가? 16-비트 I/O 포트는 몇 개를 지원할 수 있는가? 그 이유를 설명하라.
ㅇ연습문제 3.5 16-비트 외부 데이터 버스를 가지고 있고, 16-MHz 입력 클록에 의해 구동되는 32-비트 마이크로프로세서가 있다고 하자.
ㅇ연습문제 3.11 동기식 읽기 동작(그림 3.19)에서, 기억장치 모듈은 신호 안정(signal settling)을 위해 읽기 신호의 하강 에지보다 충분히 앞서서 버스에 데이터를 실어야 한다. 마이크로프로세서 버스의 클록이 20 MHz이고 읽기 신호는 T3의 후반부 중간에 떨어지기 시작한다고 가정한다.
ㅇ연습문제 3.12 그림 3.19와 같은 기억장치 읽기 타이밍을 가진 마이크로프로세서가 있다고 하자. 몇 가지 분석을 한 후에, 설계자는 읽어질 데이터를 기억장치가 시간 내에 제공하는 데는 180ns 가량이 부족하다는 것을 밝혀냈다.

(a) 만약 버스 클록 율(clocking rate)이 8 MHz라면, 시스템이 적절히 동작하도록 하기 위해서는 몇 개의 대기 상태(wait states; 클록 사이클)를 삽입해야 하는가? (b) 대기 상태를 만들기 위해 Ready 상태 선이 사용되었다. 일단 프로세서가 읽기 명령(Read command)을 발생하면, 데이터 읽기를 시도하기 전에 Ready 선이 활성화될 때까지 기다려야 한다. 프로세서가 원하는 수 만큼의 대기 상태를 삽입하기 위해서는 Ready 선을 얼마나 긴 시간 동안 low 상태로 유지해주어야 하는가?
ㅇ연습문제 3.13 어떤 마이크로프로세서가 그림 3.19와 같은 기억장치 쓰기 타이밍을 가지고 있다. 그 제조업자는 쓰기 신호의 폭이 T25(여기서 T는 클록 주기 [ns])에 의해 구할 수 있다고 명시하였다.
(a) 만약 버스 클록 율(clocking rate)이 10 MHz라면, 쓰기 신호의 폭은 얼마가 되기를 기대해야 하는가?
(b) 그 마이크로프로세서의 데이터 시트에 데이터는 쓰기 신호의 하강 에지 후에도 10ns 동안 남아 있어야 한다고 명시되어 있다. 유효한 데이터 값이 기억장치로 보내지고 있어야하는 전체 시간을 구하라.

참고 자료

William Stallings, Computer Organiztion and Architecture 8th edition, Pearson, 2010