CMOS 집적회로 제작공정

소개글

CMOS 집적회로 제작에 사용되는 공정과 제작순서

목차

■ 웨이퍼제작

■ CMOS 집적회로 제작에 사용되는 공정
1) 세정
2) 산화
3) 에피택시
4) 증착
5) 이온주입
6) 확산
7) 에칭
8) 금속화
9) 사진식각술

■ CMOS 집적회로 제작
1) n-웰공정
① n-웰의 형성

본문내용

■ 웨이퍼제작
실리카 → 환원 → 다결정 상태의 고순도 실리콘 → 쵸크랄스키 성장법 → 단결정 고순도 실리콘
쵸크랄스키 성장법 : 석영도가니 속의 고순도 실리콘은 고주파 유도 가열에 의해 융점보다 약간높은 온도가 유지 → 씨결정(단결정 실리콘 조각)을 액면에 접촉하고 축을 회전 시키면서 시간당 50~100nm의 속도로 끌어올리면 씨결정과 같은 방향으로 원통형의 단결정 성장(실리콘 잉곳) → 붕소 첨가 시에 는 p형, 비소 첨가 시에는 n형 실리콘 잉곳이 됨. 잉곳은 선반 같은 도구로 일정한 지름을 갖도록 가공됨.(산화로, CVD로, 확산로 공정에 적합하게 만들기)
플랫을 두개 만듦 → 주 플랫(자동정렬, 집적회로를 웨이퍼의 결정 방향에 맞게)
보조플랫(잉곳의 타입, 웨이퍼 방향)
BJT공정 - (111) 에피택셜 성장속도 빠름 - 주 플랫, 보조플랫 45°
CMOS - 표면 상태밀도가 비교적 작은 (100) - 주플랫, 보조플랫, 90°, 180°
주로 p형을 많이 사용, 24장 = 1 lot, 공정은 lot단위로 수행
한쪽 표면은 광학거울 수준의 완벽한 평면

참고 자료

도서출판 그린
CMOS 디지털 집적회로 설계
김규철 저