가산기 실험결과

소개글

가산기 결과와 고찰 그리고 감산기 예비까지 입니다

목차

없음

본문내용

첫 번째 실험은 반가산기 불 함수식의 회로에 대하여 검증하는 실험이었습니다. 이회로는 HA회로를 검증하는 실험으로 입력 A 입력 B값을 입력 받아 CARRY와 SUM의 값이 제대로 나오는지 회로를 만들어 측정 하였는데 약간의 오차는 생기었지만 이론값에 부합하는 만족스러운 결과를 얻을수 있었습니다. 두 번째 실험은 전가산기의 동작을 검증하는 실험이었습니다. HA회로 2개를 연결하여 확장한 구조로서 1비트 입력A 입력B를 입력받아 하위 자리 올림수 CARRY 와 가산하여 SUM과 CARRY를 출력하는 것이다. 이 실험값도 이론 값에 부합하는 만족스러운 결과를 나타냈다.
5. 감산기
2진수의 뺄셈은 보수를 구한 후, 가산기를 이용하여 구하는 것이 일반적이다. 그러나 뺄셈을 실현하는 논리회로를 구현하여 직접 실행할 수도 있다. 이 경우, 각감수의 비트를 대응되는 피감수의 비트에서 뺀 차(D : difference)와 피감수비트가 감수비트보다 작을 때 바로 앞의 비트로부터 1을 빌려오는 빌림수(B : borrow)에 의해 실현될 수 있다.
[1] 반감사기{half subtracter : HS}
반감산기를 두 비트를 빼서 그 결과로 1비트의 차와 1비트의 빌림수를 발생하는 회로로서, 전에 낮은 자리에서 빌려온 빌림수는 고려하지 않고 단지 2비트만 감산하면, 진리표와 회로도는 밑에 있는 진리표와 회로도로 나타난다 진리표로부터 D와 B0의 논리함수를 곱의 합 형식으로 구하면,

참고 자료

없음