Logics를 이용한 논리회로 설계보고서

*한*

개인 판매자스토어

최초 등록일: 2011.04.24
최종 저작일: 2010.11; 71페이지/ 한컴오피스; 가격 6,000원

다운로드

장바구니

EasyAI가 새로운 문서 초안을 작성해 드립니다.
EasyAI란? 해피캠퍼스의 자료를 바탕으로 새로운 초안을 작성해주는 AI 서비스입니다.

지금 경험해 보기

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

소개글

논리회로수업에서 했던 logic works5를 이용해 논리회로를 Design하는 과제입니다.
시뮬레이션 구성과 시뮬레이션 결과 캡쳐화면, 결과표로 구성되어 있습니다.

1. 시뮬레이터 요약
2. 설계 1: 기본 논리게이트 설계 및 구현
3. 설계 2: 불 대수와 드모르간의 정리 설계 및 구현
4. 설계 3: Exclusive-OR 게이트 설계 및 구현
5. 설계 4: 가산기와 감산기 설계 및 구현
6. 설계 5: 인코더와 디코더 설계 및 구현
7. 설계 6: 멀티플렉서와 디멀티플렉서
8. 설계 7: 코드변환기
9. 설계 8: 플립플롭
10. 설계 9: 비동기식 카운터
11. 설계 10: 동기식 카운터
12. 결론

본문내용

1. 시뮬레이터 요약
▷ 프로그램 : Logic Works 5

▷ 제공하는 소자
- 입출력 및 전원 관련 소자
- 조합회로
- 스파이스(Spice)회로
- 아날로그 소자
- VHDL(VHSIC Hardware Description Language)
- 디지털 게이트
- 74시리즈 등

▷ 장점 :
- 드래그 앤 드롭 형식으로 모든 소자를 쓸 수 있어서 편리하다.
- 회로의 최종 부분에서뿐만 아니라 중간에서도 중간결과를 볼 수 있게 되어있어서 시뮬레이션 도중에 쉽게 디버그할 수 있다.
- VHDL도 가능하다
- 자신만의 라이브러리를 구성할 수 있다.
- 다른 툴에 비해 사용하기 간단하다.
- 기능이 강력하다
- 단시간에 익힐 수 있다
- 실제 실험하기 전에 회로를 구성하여 시뮬레이션 해볼 수 있어서 시행착오를 줄일 수 있다.

참고 자료

없음

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU 9페이지

과제명VHDL을 이용한 8-bit ALU 설계 및 검증과제 목적1. ... 동영상 제작주차별 계획1주차 : 계획 보고서 작성에 있어, 디지털 공학, ... 및 검색, 계획 보고서 제출2주차 : 8-bit ALU - VHDL로 코딩
[예비보고서] 7.논리함수와 게이트 4페이지

예비 보고서설계실습 7. 논리함수와 게이트7-3. ... 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, ... 논리연산을 이용하여 생각하면 출력 X = AB+A’B’이며, 진리표와 게이트를
전기및디지털회로실험 실험6 예비보고서 16페이지

(4) 예비보고서 4항의 회로를 결선하고 그 결과가 설계요구조건에 부합하는지 ... 회로인 조합 논리 회로(combination logical circuit ... -조합논리회로의 설계절차조합논리회로의 설계절차를 다시 요약하면 다음과 같다
전전설2 실험2 예비보고서 8페이지

Schematic Design with Logic Gates9/8~9/15예비보고서1 ... 회로를 디자인한다.Schematic 방식으로 설계한 logic을 최종적으로 ... 구현한다면 FPGA를 사용할 것이고, 단순한 논리회로를 설계한다면 CPLD를
논리회로설계 실험 기본게이트 설계 6페이지

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. ... VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 ... 하드웨어에 대한 지식이 별로 없는 사람이 설계하거나 회로의 문서화를 하는
VHDL 설계 실습 보고서 (전감산기 설계) 3페이지

VHDL 설계 실습 보고서 VHDL Lab_01일 시학 번이 름제 목전감산기 ... 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계하는 방법을 ... 위의 논리식을 기본 게이트를 이용하여 전감산기의 회로도(schematic)
충북대 기초회로실험 4-비트 산술논리회로 예비 3페이지

실험 12. 4-비트 산술논리회로(예비보고서)실험 목적(1) ALU (Arithmetic ... 이용하여 의 4비트 논리 연산회로를 그리고 시뮬레이션을 한 다음 심볼화 ... 익힌다.(3) MyCAD를 이용하여 4비트 ALU를 설계하고 시뮬레이션을
서강대학교 디지털논리회로실험_2 Digital logic gate 21페이지

디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 ... 이용해 임의의 조합형 디지털 논리회로를 구현할 수 있다.그림 2.1은 이들의 ... 예를 들어 광학을 이용하는 경우 빛이 켜지거나 꺼지는 형태로 표현될 수 있다.논리회로에서
비동기 카운터, 동기 카운터 설계 예비레포트 9페이지

회로를 수정하고 각 단계의 출력 파형을 관찰하여 보고서 도표 2에 타이밍 ... 실험실에 디지털 논리 분석기(digital logic analyzer)loscope ... 앞의 회로를 수정하여 출력 파형을 오실로스코프나 논리 분석기를 이용하여 관찰하라
실습 6. 위상 제어 루프(PLL) 6페이지

결론위상 제어 루프 회로는 입력 신호를 XOR논리 게이트를 이용한 비교기를 ... 위상 제어 루프(PLL)(조: 실험날짜: 보고서 제출날짜:)요약: 위상 제어 ... 아날로그 및 디지털 회로설계 실습실습 6.
[디지털공학 실험] 멀티플렉서를 이용한 조합논리 7페이지

보고서에 제공된 난에 새로운 표현식을 적어라.(4) TTL 논리에서 LOW는 ... 보고서에 제공된 여백에 새로운 회로를 그려라.(6) 실험순서 5의 회로를 ... 실험 제목 [멀티플렉서를 이용한 조합논리]2.
기초실험 7segment 결과보고서 26페이지

7 Segment & Counter 결과 보고서실험 목적BDC -to-7 ... J-K맵으로부터 플립플롭 입력식을 유도한 후에 그림(c)의 논리회로를 그릴 ... 카운터를 설계해보자.
디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1 14페이지

디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, ... 대표적인 순서 논리회로(Sequential Logic CIrcuit)이다 ... 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다.- 플립플롭은
서울시립대 전자전기설계2(전전설2) 2주차 사전보고서 4페이지

2019년 전자전기컴퓨터설계실험22주차 사전보고서학번 : 2015-610019성명 ... Device)인데 이는 소자 제조 후 사용자가 내부 논리회로의 구조를 변경할 ... CPLD와 달리 PLD의 블록간의 연결을 Array 구조와 행 구조의 형태를 이용하여
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서 7페이지

디지털논리회로실험예비 보고서[2주차]실험 2. ... 반도체를 이용하여 구현한 논리회로의 한 종류이다. ... 논리식을 TTL로 구현하여 그 동작을 확인한다.4) Xilinx ISE로 설계된
디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 2 14페이지

디지털회로실험및설계 결과 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop ... BCA000111100011110100고로 Y = B'C + A'C + A'B가 되고, 이를 논리회로로 ... 또한, 카르노 맵을 이용하여 각각의 논리식을 구하시오.실험 1 회로도실험