Series and parallel diode configurations

소개글

전자

목차

없음

본문내용

1. 실험 목적 및 기초 이론
1) 실험 목적
직렬 및 병렬로 구성된 다이오드 회로의 해석 능력을 개발한다.
2) 기초 이론
Threshold Voltage
Series & Parallel configuration
Logic AND gate & OR gate
Bridge configuration
2. Threshold Voltage (문턱전압)
P형 반도체는 +, 즉 정공이 많은 반도체이지만, 물체의 극성은 중성이며 내부 분자결합구조가 전자가 결합되기 쉬운 상태이다. N형 반도체는 -, 즉 전자가 많은 반도체이고 물체의 극성은 이것도 중성이다. 한마디로 내부 분자결합 구조가 전자가 탈출하기 쉬운 상태이다.
접합다이오드의 접합 부분에 p형 반도체에는 -형이 n형 반도체에는 +형의 성분이 생겨 p형 반도체에서 빠지기 쉬운 전자가 이 접합 부분을 통과하지 못하게 된다. 이 부분을 공핍 영역이라 하는데, 여기에 생긴 전위차를 문턱전압이라고 한다.
3. 직렬회로
저항을 직렬로 연결한 회로에서는 전류가 흐르는 길이 하나이므로 회로 상에 흐르는 전류는 일정하다.
( I = I1 = I2 )
하지만, 각 저항 당 걸리는 전압값이 다르게 된다.
( R1에 걸리는 전압은 V1 = I x R1 )
( R2에 걸리는 전압은 V2 = I x R2 )
위에서 알 수 있는 것은 저항이 클수록 전압이 커지는 것이다. 즉, 전압과 저항은 비례한다.
4. 병렬회로
저항을 병렬로 연결한 회로에서는 전류가 흐르는 길은 나뉘게 되지만 저항을 통과하기 위해 가해지는 전압은 일정하다. ( V = V1 = V2 )

참고 자료

http://blog.naver.com/orangkid16?Redirect=Log&logNo=80055360738
http://cafe.naver.com/xlineage/142
http://www.terms.co.kr/logicgate.htm
http://mybox.happycampus.com/bomia/239165