Digital clock chip - mode generator

소개글

디지털 시스템 Digital clock chip - mode generator

목차

1. Purpose
2. Problem statement
3. Sources & Results

본문내용

1. Purpose
이번 project에서는 digital clock chip를 구현하기 위해 첫 번째로 필요한 mode generator 를 VHDL로 설계한다.
2. Problem statement
① Describe what is the problem.
Digital Clock을 사용할 때에 특정 버튼을 누르게 되면 시간, 날짜 등을 변경할 수 있다. digital clock에서의 시간, 날짜, 타이머, 알람의 기능을 구현하기 위해 SW1, SW2, SET 의 3개의 버튼을 가정하고 이 버튼들을 누를 때마다 MODE를 변화시켜 각 MODE에 맞는 기능을 실현시킬 수 있도록 하는 시스템의 제어 부분인 MODE GENERATOR를 설계 하여야 한다.
② Describe how do you solve the problem.
버튼은 총 3 개로서 SW1, SW2, SET 이라고 이름 붙인다.
- SW1 : 4 개의 MODE1(TIME, DATE, TIMER, ALARM) 중 하나를 선택한다.
- SW2 : 각 MODE1는 각각 3가지의 기능을 갖는데 SW2를 통해 MODE2를 선택한다.
- SET : SW2로 인해 선택된 내부 MODE 중에서 시간, 분, 월, 일 등의 값을 증가시키는 역할을 한다.
MODE1는 총 4 가지로 구성되어 있다.
- TIME : 시간을 설정 한다.
- DATE : 날짜를 설정한다.
- TIMER : 시간을 측정한다.
- ALARM : 특정 시간에 알람을 발생시킨다.
MODE1,2를 구현하기 위해 MOORE MACHINE 순차 회로를 구성한다. 각 MODE는 하나의 상태를 갖는다.
** MODE_GEN의 상태표
STATE
MODE1
MODE2
INCREASE (SET=1)
SW1

참고 자료

없음