VHDL을 이용한 7세그먼트 실험보고서입니다.

소개글

소스코드, 시뮬레이션결과, H/W 확인, .UCF파일 생성, 동작확인 사진이
있는 실험보고서입니다.

목차

1. 7세그먼트 (숫자표시)
2. 7세그먼트 (알파벳표시)

본문내용

TMP_D <= A & B & C & D;
com(7) <= `0`;
com(6 downto 0) <= "1111111";

process(EN, TMP_D)

begin
if EN = `0` then
TMP <= "0000000";
elsif EN = `1` then
case TMP_D is
when "0000" => TMP <= "1111110";
when "0001" => TMP <= "0110000";
when "0010" => TMP <= "1101101";
when "0011" => TMP <= "1111001";
when "0100" => TMP <= "0110011";
when "0101" => TMP <= "1011011";

when "0110" => TMP <= "1011111";
when "0111" => TMP <= "1110000";
when "1000" => TMP <= "1111111";
when "1001" => TMP <= "1111011";
when others => TMP <= "ZZZZZZZ";
end case;
end if;
end process;

Sa <= TMP(6);
Sb <= TMP(5);
Sc <= TMP(4);
Sd <= TMP(3);
Se <= TMP(2);
Sg <= TMP(1);

end Behavioral;

참고 자료

없음