전류원 설계, 전류 미러 설계, active load(능동 부하)설계

소개글

전자회로,전류미러,전류원,active load,current mirror,능동부하 설계한 보고서 입니다.

상세하고 pspcie로 직접 다 구동시켰습니다. A+확신합니다.

목차

1.전류원 또는 전류 미러 회로의 특성

2.MOS differential amplifier와 active load

본문내용

1) 아래의 simple current mirror와 cascade current mirror에서 channel-length modulation effect를 무시하고 구한 출력 전류 IO가 50μA가 되도록 R1, R2 값과 NMOSFET의 W/L 값을 구하라. 단 MOSFET의 over drive voltage는 0.3V로 둔다.

ㄱ. Simple current mirror
Table 4.8을 보면 이고 이므로 의 식으로부터 라는 것을 알 수 있다. 이므로 이다. 을 구해보면 이란 것을 알 수 있다.

ㄴ. Cascode current mirror
회로를 보면 Q5와 Q6에서 Body와 Source의 전압이 다르므로 Body effect가 생긴다는 것을 예상할 수 있다. 이므로 =0.7, =0.5, =0.8, =1을 대입하면 다. 따라서 는 약 1.22V라는 것을 알 수 있다. 이고 이 경우에도 Simple current mirror의 경우와 같게 이다.

<중 략>

6) 이 증폭기 회로의 직류 전류나 전압이 바뀌지 않도록 저항 를 PMOSFET으로 이루어진 simple current mirror로 바꾸려 한다. 바뀌는 트랜지스터의 W/L 값을 구하라. 그리고 이 증폭기의 소신호 차동이득 를 구하라. 전류미러 회로로 바꿈에 따른 소신호 차동이득의 변화를 미러를 사용하면서 생긴 변화와 부하의 소신호 저항 값 변화의 결과로 나타난 변화로 나누어 설명하라.

참고 자료

없음