실험3예비[1].가산기와감산기

소개글

논리회로 실험 보고서 입니다. 깔끔하고 상세하게 잘 설명해놓았구요 pspice결과도 다 첨부했습니다. A+확신합니다.

목차

1. 목 적

2. 이 론

3. 실 험 - SIMULATION

4. 문 제

본문내용

1. 목 적
Logic gates를 이용하여 가산기와 감산기 회로를 구성하고 동작을 확인한다.
디지털 시스템의 기본인 가산기와 감산기의 구조 및 동작 원리를 실험을 통해 이해한다.
2. 이 론
가산기
이진수의 덧셈을 하는 논리 회로
현대의 가산기(adder)는 주로 ALU(arithmetic logic unit)의 구성요소로 컴퓨터 내에 장착되어 사용
가산기의 종류
반가산기(Half adder): Carry를 고려하지 않고 두 비트만을 더하는 조합 회로
전가산기(Full adder): Carry를 고려하여 덧셈을 수행하는 조합 회로
반가산기(Half adder)
이진수의 한 자릿수를 연산
입력: A 피연산자, B - 피연산자
출력: S - 출력 합(Sum), C - 올림(Carry)

표 1 . 반가산기 진리표
전가산기(Full adder)
이진수의 한 자릿수를 연산하면서 하위의 carry 입력을 포함하여 출력.
하나의 전가산기는 2개의 반가산기와 1개의 OR gate로 구성
입력: A, B - 피연산자, Cin - 하위의 올림(Carry in)
출력: Cout - 올림(Carry), S - 출력 합(Sum)

참고 자료

1. John F.Wakerly, Digital Design Principles and Practices 4E, PEARSON
2. 컴퓨터의 논리회로 –
http://nengjung.kit.ac.kr/~yskim/lecture/com_4_2.html
3. Full Subtracteos – http://www.art-sci.udel.edu/ghw/phys245/05S/assignments/ answers/class25-ans13-35sub.html
4. Shift Registers - http://coefs2.njit.edu/ECE394/ECE394-V.htm
5. Subtraction using Logic Gates –
http://www.shef.ac.uk/physics/teaching/phy107/logicsub.html