3.가산기와 감산기[결과]

소개글

3.가산기와 감산기[결과]

목차

없음

본문내용

- 이번 실험은 Logic gates를 이용하여 가산기와 감산기를 구성하여 그 동작을 확인해 보고, 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해하는 것이었다. 디지털 시스템에서 기본적으로 반가산기와 전가산기, 반감산기와 전감산기가 있는데, 직접 실험을 통해서 회로를 구성하고 동작 특성을 이해 할 수 있었다. 또한 전가산기와 전감산기는 각 각 반가산기와 반감산기를 이용하여 구성할 수 있다는 걸 알게 되었고, 이들 회로를 구성하는 방법에는 여러 가지 방법이 존재할 수 있다는 것을 알게 되었다. 또한 실험 결과값을 바탕으로 카노맵을 직접 작성해보았고, 간소화된 논리식을 쉽게 구할 수 있었다. 마지막 실험에서는 예비보고서에서 조사한 직렬 가산기와 병렬 가산기를 직접 실험해보는 것이었는데, 실험이 잘 되지 않는다고 하여 실험을 하지 못하였다. 하지만 시뮬레이션을 통해서 그 동작 특성을 잘 이해할 수 있었다. 두 회로의 큰 특징은 처리시간과 회로도에서 차이가 나는데, 직렬 가산기는 회로도가 간단한 것에 비해 속도가 느리며, 병렬 가산기는 처리시간이 빠르지만 회로가 복잡하다는 점이다. 이를 피스파이스에서 직접 회로를 구성하고 시뮬레이션 해보며 간접적으로 느낄 수 있었다. 이번 실험은 비교적 어려운 실험은 아니었지만, IC소자의 불량으로 인해 실험시간이 예상보다 많이 지체되었다. 하지만 실험을 통해 얻은 결과값은 대체적으로 이론값에 가까웠고, 이론상으로만 알고 있었던 가산기와 감산기의 특성을 잘 이해할 수 있었다

참고 자료

없음