Cascode 회로 설계

소개글

Cascode, 전자회로

목차

없음

본문내용

2) Spice Problem : Sedra_lib의 “NMOS0P5”와 “PMOS0P5”를 사용하여 위의 spec을 만족하 고 30dB이상의 이득을 가지는 cascode회로를 설계 simulation 확인하시오.

A. Determine the required DC levels and .
① 이므로
으로부터
② 으로부터

☞ 과 의 계산값을 이용하여 시뮬레이션 해보니 가 나오지 않아, 값을 약간 씩 조절해주었다. 아래와 같이 , 로 설정해준 결과 가 나왔다.
B. BIAS POINT(VOLTAGE와 CURRENT)를 확인하시오.
-위에서 구한 전압값을 이용하여 bias point로 시뮬레이션 한 결과는 아래와 같다.
C. Plot Time(X축) vs. Vin & Vout(Y축)을 확인하시오. (transient simulation)

☞ 위에서 구한 전압값으로는 증폭특성이 잘 나타나지 않아 전압값을 조정해주었다. 입력단에 사인파를 입력해주고, 시간에 대해 시뮬레이션 한 결과 위와 같은 그래프가 나왔다. 증폭특 성이 잘 나타나고 있다.
D. Plot Frequency(X축) vs. Vout(Y축)을 확인하시오. (Vout Load는 100pF)

☞ 이론상의 전압값으로는 원하는 전압이득이 나오지 않아 값을 약간씩 조정해주었다. 조정 후 전류는 약0.7mA로 약간의 오차가 있다. 시뮬레이션 결과 위와 같이 값이 38.759로 이론값 에는 못 미치지만 문제의 조건인 30db이상의 값을 가진다.

참고 자료

없음