[결과]설계실습8. Common Source Amplifier 설계

소개글

중앙대학교 3학년 1학기 설계실습 결과레포트 입니다.

목차

없음

본문내용

2. 설계실습 내용 및 분석
2. (a) 설계한 amplifier를 그림 (a)의 단자에 연결하라. 반드시 결선을 다시 확인한 후 DC power supply의 전원을 켜도록 하라. 입력파형과 출력파형이 오실로스코프에 동시에 보이도록 조정한 화면을 simulation결과와 함께 제출하라. (반드시 Ch.2에 출력을 연결하고 coupling을 dc로 하라) 단, 설계한 저항은 가변저항을 사용하되 5% 표준저항에 맞추어서 사용하라. 출력전압이 몇 V인가? simulation한 진폭에 대한 측정진폭의 오차와 그 원인을 기술하라.

첫 번째 그림과 같이 이득 100의 회로도를 구성하고 실험을 진행하였다. 아래의 그림은 PSPICE를 통해 simulation 한 파형이다. 입력 파형의 최대값이 약 23mV이므로 100배에 가까운 이득파형이 나옴을 눈으로 쉽게 확인할 수 있다.
이 그림은 위의 회로를 구성하여 오실로스코프를 통해 측정한 파형이다. simulation한 값과는 달리 이득이 50으로 나타났다. 이유는 가 작아짐으로 인해서 그에 관련된 값이 변하기 때문으로 보인다.

(b) FET를 바꾸어서 다시 측정하여 결과를 제출하라. (a)의 결과와 다른 점은 무엇인가? 그 이유는 무엇이라 생각하는가?
위의 회로에서 MOSFET만 바꿔 꼈다. 결과는 Vmax의 값이 1.101 -> 1.141로 약 4%의 차이를 보였다. 이는 같은 소자라 할지라도 약간의 편차가 있음을 보인다. 편차가 있는 이유는 소자에 쓰이는 반도체 물질의 도핑농도, W/L, 등의 파라미터 값들이 미세공정으로 인해 서로 완전히 일치하지 않기때문이며 이로 인해 편차가 발생한다.

참고 자료

없음