[아주대 전자회로실험] 결과8장. Output Stage
- 최초 등록일
- 2011.09.10
- 최종 저작일
- 2010.04
- 9페이지/ 한컴오피스
- 가격 2,000원
소개글
1. 실험결과 및 데이터 분석
Part 1) Class-A Output stage 검정
DC Bias :
(1) 입력노드 S를 Ground로 연결하고, 노드 B에 부하저항을 연결하지 않는다.
(2)-1 A~F 노드의 전압을 측정한다.
노드
전압
A
-37.4[mV]
B
-682[mV]
C
4.95[V]
D
-4.95[V]
E
-4.30[V]
F
-4.30[V]
A노드
B노드
C노드
D노드
E노드
F노드
⇨ A,B,C노드의 전압값은 시뮬레이션 값과 거의 동일하게 측정되었다. 하지만 D,E,F노드의 전압값이 측정값과 시뮬레이션 값에 약간 차이가 발생하였다.
(2)-2 Q1의 전류를 구한다.
목차
1. 실험결과 및 데이터 분석
2. 정리 및 고찰
본문내용
2. 정리 및 고찰
이번 실험은 BJT의 output stage를 검증하는 실험이었다. 첫 번째 실험은 DC bias를 알아 보는 실험이었고 두 번째 실험은 small signal과 비슷한 개념으로 입력단에 signal을 주어 전압이득을 구하고 입력 signal 변화에 따른 출력단의 변화를 살펴보는 실험이었다.
우선 첫 번째 실험의 회로는 Q1의 입력단을 ground에 연결하였다. 그리고 Q2에 DC바이어스를 인가해주기 위해서 소스 전원을 저항으로 분배해준 형태이다. 저항값이 각각 10k과 100이기 때문에 Q2의 입력 바이어스는 거의 5V에 가깝게 된다. 이 상태에서 각각의 노드의 전압을 측정하였다. 이 결과는 A노드가 -28mV, B노드에서 -651mV, C노드에서 5.01V, D노드에서 -3.40V, E노드에서 -2.77V, F노드에서 -3.35V를 나타내었다. 하지만 이것은 시뮬레이션값과는 다소 차이가 있는 값이다. 시뮬레이션과 비교하면 A, B, C노드는 매우 정확한 값을 도출하였다. 하지만 D, E, F노드에서 비교하면 상당한 오차가 발생했음을 알 수 있다. 이 이유는 실험이 매우 불안정했다. 실험당일에 우리조에서 소스전원을 연결하는데 치명적인 실수를 저질렀다. 소스전원을 잘못 연결하여서 회로에 전원을 올바르게 공급하지 못하는 상황이 되었다. 이런 실수를 모르고 회로 구성에 문제가 생긴 것으로 착각하여 오랜 시간동안 회로를 재구성하면서 시간을 소요하였다. 조교님의 도움으로 전원을 인가하는 방식에서 오류가 있었다는 것을 깨닫고 수정하였지만 중간고사가 얼마 남지 않은 관계로 실험시간이 한정적이었다. 그래서 첫 번째 실험마저도 안정적인 실험을 하지 못하고 실험을 마쳐야했다. 그래서 대부분 결과보고서를 정확한 시뮬레이션 결과로 대체하였다.
참고 자료
없음