가산기, 감산기 회로실험 결과보고서

소개글

대학교 실험과목 레포트입니다.

목차

없음

본문내용

.
.
그래서 혹시 반가산기를 전가산기로 변환할 경우에 대한 문제가 아닐까 생각했습니다. 그 경우
반가산기의 회로에서 XOR게이트 하나와 AND게이트 그리고 OR게이트가 각각 하나씩 추가됩니다. 또한 하위 비트에서 올려주는 자리올림수에 대한 입력을 받게되는 입력변수가 추가됩니다.
는 전제척으로 XOR 2개, AND 2개, OR 1개로 구성됩니다.
(6) 반가산기와 반감산기를 논리소자로 구성할 때 서로의 차이점을 설명하여라.
두 회로를 구성하는 논리소자는 서로 비슷하다 하지만, 반감산기의 경우 반가산기의 회로에서 NOT게이트가 하나 더 추가되는 차이가 있다. 이 NOT 게이트는 빌림 수를 빌려왔는지에 대한 여부를 나타내는 출력의 논리식을 구현하기 위해 사용됩니다.
(7) 조합 논리회로에 대한 설명 중에서 틀린 것은? ( )
논리게이트로만 구성된 회로이다.
기억기능을 가지고 있다.
산술연산회로와 데이터 전송회로로 구분할 수 있다.
출력은 전의 입력에 관계없이 현재의 입력에 의해서만 결정된다.
(8) 반가산기의 회로도를 그리고, 합과 올림수에 대한 식을 구하여라.
(9) 전가산기의 회로도를 그리고, 합과 올림수에 대한 식을 구하여라.
(10) 반감산기의 회로도를 그리고, 차와 빌림수에 대한 식을 구하여라.
(11) 전감산기의 회로도를 그리고, 차와 빌림수에 대한 식을 구하여라.

참고 자료

없음